利用FPGA實(shí)現HDB3編解碼功能
加入技術(shù)交流群
2．3 單雙極性變換過(guò)程
分析HDB3碼的編碼規則，發(fā)現V碼的極性是正負交替的，余下的“1”和B碼的極性也是正負交替的，且V碼的極性與V碼之前的非零碼極性一致。因此可以將所有的“1”和B碼取出來(lái)做正負交替變換，而V碼的極性則根據“V碼的極性與V碼之前的非零碼極性一致”這一特點(diǎn)進(jìn)行正負交替變換。具體操作是設置一個(gè)標志位flag，通過(guò)檢測判斷標志位的狀態(tài)來(lái)確定是否進(jìn)行單雙極性變換，標志位要交替變換以實(shí)現“l(fā)”和“B”正負交替，V碼的極性也根據標志位變換。圖4是單雙極性變換過(guò)程的流程，“10”表示輸出正電平，“Ol”表示輸出負電平，“00”表示輸出為零電平。 本文引用地址：http://dyxdggzs.com/article/191774.htm
3 HDB3解碼模塊設計
根據編碼規則，V碼是為了解決4連零現象而插入的，而B(niǎo)碼總是出現在V碼之前，且只相隔2個(gè)“0”，因此只要在接收到的信號中找到V碼并將其和前面的3位代碼全部復原成“0”即可完成解碼過(guò)程。
3．1 HDB3解碼模塊建模
首先外圍電路從HDB3碼中提取出時(shí)鐘、正整流信號和負整流信號，將這3路信號送到FPGA中，解碼模塊所用的時(shí)鐘是從HDB3碼中提取出來(lái)的時(shí)鐘。從正整流信號和負整流信號中可以檢測出2路包含V碼的信號，將2路V碼合成一路信號，然后對該路信號進(jìn)行解碼，最后將雙相碼變成單相碼，圖5是解碼過(guò)程的流程。
3．1．1 V碼檢測過(guò)程
V碼檢測同時(shí)進(jìn)行正V碼檢測和負V碼檢測，這兩個(gè)檢測模塊的設計思想類(lèi)似，這里對正V碼檢測模塊進(jìn)行詳細說(shuō)明。為了方便描述，假設從正整流電路輸入的信號為+P，從負整流電路輸入的信號為-N。+V碼檢測模塊是在-N的控制下，對輸入的+P進(jìn)行檢測。其原理是：當+P的上升沿到來(lái)時(shí)，對輸入的+P脈沖進(jìn)行計數，當計數到1時(shí)，輸出一個(gè)脈沖作為+V脈沖，同時(shí)計數器清零，在計數期間，一旦檢測到-N信號脈沖，計數器立即清零，計數器重新從零計數。這是因為在兩個(gè)+P脈沖之間，存在-N脈沖，說(shuō)明第2個(gè)+P脈沖不是+V碼，只有在連續兩個(gè)+P脈沖之間無(wú)-N脈沖，才能說(shuō)明這兩個(gè)P脈沖在HDB3碼中是真正同極性的，才可以判斷第2個(gè)P脈沖實(shí)際上是+V碼，達到檢測+V碼的目的。-V碼檢測原理與+V碼檢測類(lèi)似，所不同的是，-V碼檢測電路是在+P控制下，對-N信號進(jìn)行計數、檢測和判定。
評論