基于FPGA的CCD驅動(dòng)設計
加入技術(shù)交流群
1 硬件設計
CCD的硬件驅動(dòng)電路系統的核心器件是SPARTAN系列芯片XC3S50；CCD采用Atmel公司的CCDTH7888A圖像傳感器；CCD驅動(dòng)脈沖由XC3S50提
供，脈沖信號產(chǎn)生后由驅動(dòng)模塊對脈沖電壓進(jìn)行變換使其符合TH7888A的驅動(dòng)電壓要求。CCD像素輸出電壓經(jīng)過(guò)A／D轉換模塊處理電路VSP2272芯片的處理得到數字信號，最后為了方便傳輸和方便后續模塊對數字信號的處理將數字信號由TTL電平轉換成LVDS電平進(jìn)行輸出，整個(gè)系統如圖1所示。
1．1 TH7888A簡(jiǎn)介
CCD圖像傳感器采用THOMSON公司生產(chǎn)的TH7888A。它是一種高性能的幀轉移面陣CCD器件，采用四相脈沖驅動(dòng)工作，并提供電子快門(mén)的功能；同時(shí)，它具有2種輸出的模式：?jiǎn)温份敵龊碗p路輸出。其主要的性能參數如下：
光敏區和存儲區均為1024×1024像素；速度可以達到30 images／s以上；像元尺寸為14 mm×14 mm；感光區面積為14．34 mm×14．34 mm；光譜波長(cháng)范圍在400～700 nm之間；像元輸出頻率為20 MHz。
1．2 XC3SC50簡(jiǎn)介
XC3S50屬于XILINX公司SPARTAN3系列的FPGA(現場(chǎng)可編程邏輯門(mén)陣列)，是一種高性能器件，其特點(diǎn)是：器件運用90 μm加工技術(shù)；具有高性能低功耗的特點(diǎn)；邏輯密度達1 728個(gè)可用門(mén)；3路電源供電即I／O端口供電為1．2～3．3V，核心供電1．2V，輔助功能供電2．5V；帶有2 KB容量分布式RAM和7KB容量的BLOCK RAM，高級的邏輯時(shí)鐘管理功能。Ahera公司QuartusⅡ開(kāi)發(fā)系統提供應用設計支持。
2 軟件設計
CCD驅動(dòng)時(shí)序用VHDL描述。VHDL是可以描述硬件電路功能、信號連接關(guān)系的語(yǔ)言，其具有比電路原理圖更有效地表示硬件電路的特點(diǎn)。由于它與硬件電路無(wú)關(guān)等優(yōu)點(diǎn)，用來(lái)設計電路時(shí)可大大提高開(kāi)發(fā)效率。
由芯片的結構可以知道，CCD的1個(gè)周期分成感光和轉移2個(gè)階段，如圖2所示。
評論