基于FPGA的汽車(chē)油改氣電控系統的研究與設計
加入技術(shù)交流群
1 系統總體結構
本系統以FPGA為中心，主要包括以下部分：(1)信號采集部分：包括一系列的汽車(chē)傳感器，實(shí)時(shí)獲取發(fā)動(dòng)機各項參數；(2)ECU模塊：系統的控制核心；(3)執行機構：實(shí)時(shí)執行ECU的控制指令，使發(fā)動(dòng)機正常工作；(4)人機交互界面設計：完成上下位機之間異步串行通信，實(shí)時(shí)觀(guān)測系統運行狀況。圖1為系統總體結構圖。
2 FPGA主要模塊實(shí)現
根據汽車(chē)電控單元的需求，設計選用的FPGA是ACTEL公司基于非易失性Flash技術(shù)的A3P250器件(100-VQFP)。器件采用了精細顆粒架構VersaTile，具有250K系統門(mén)結構，采用了130 nm的工藝技術(shù)，內核電壓1.5 V，時(shí)鐘頻率48 MHz。A3P250是反熔絲的，抗輻射、耐高低溫、功耗低、速度快，應用較廣。FPGA功能模塊描述語(yǔ)言主要包括時(shí)鐘邏輯模塊、A/D采樣控制模塊、模糊控制模塊、步進(jìn)電機控制模塊、PWM產(chǎn)生模塊、UART通信模塊等。系統設計模塊如圖2所示。
2.1 時(shí)鐘邏輯模塊
該設計中，外部輸入的時(shí)鐘為48 MHz，由于設計中需要多種不同的時(shí)鐘信號， 所以必須設計一個(gè)可根據采集需要任意分頻的時(shí)鐘邏輯模塊，且必須準確，才能保證整個(gè)系統的正常工作。同時(shí)采用同步時(shí)序電路，它是基于時(shí)鐘觸發(fā)沿設計，對時(shí)鐘的周期、占空比、延時(shí)、抖動(dòng)提出了更高的要求。分頻器是FPGA設計中使用頻率非常高的基本單元之一。通過(guò)自主設計進(jìn)行時(shí)鐘分頻的實(shí)現方法靈活性好，節省系統硬件資源，而且這種方式只消耗不多的邏輯單元就可以實(shí)現對時(shí)鐘操作的目的。
2.2 采樣控制模塊
ADC0809轉換模塊程序流程圖如圖3所示。數據采集系統的輸入信號多數都來(lái)源于現場(chǎng)傳感器的輸出信號，傳感器種類(lèi)不一，致使信號特性也不同。各通道信號的幅度與頻率范圍有很大的不同，高精度的、大動(dòng)態(tài)范圍的A/D轉換芯片使設計更能滿(mǎn)足測量的需要， 特別是對寬頻帶弱信號的采集顯得尤其必要。本設計中A/D轉換模塊選用了ADC0809和AD1674芯片，ADC0809主要用于節氣門(mén)信號采集，兩片AD1674芯片主要用于實(shí)際轉速信號和設定轉速信號的采集。
2.2.1 ADC0809轉換控制模塊
當FPGA啟動(dòng)數據采集時(shí)，掃描時(shí)鐘便開(kāi)始工作，同時(shí)掃描周期計時(shí)器和采樣周期計時(shí)器開(kāi)始計時(shí)。48 MHz時(shí)鐘經(jīng)過(guò)FPGA分頻得到500 kHz的CLK作為ADC0809的驅動(dòng)時(shí)鐘，利用狀態(tài)機實(shí)現對A/D的控制，采集過(guò)程完全按照A/D的工作時(shí)序。當單次A/D采集完成，便立即更新地址寄存器和數據寄存器。轉換完后將按照此次任務(wù)規定的采集參數進(jìn)入A/D芯片前的采集模擬電路建起，等待下次采樣周期到來(lái)。
評論