基于FPGA的動(dòng)態(tài)可重構系統設計與實(shí)現
加入技術(shù)交流群
3．3．2 Virtex-4系列FPGA在該系統中的配置模式
Virtex-4器件的配置方法是用串行從模式、串行主模式、SelectMAP從模式、SelectMAP主模式、邊界掃描模式(JTAG)之一將比特流載入內部配置存儲器的：在該系統中采用可重構應用單元的FPGA配置模式有兩種：
(1)JTAG方式(邊界掃描方式)
通過(guò)SPARTEN-3AN系列中FPGA提供的外部邏輯驅動(dòng)JTAG專(zhuān)用引腳與同樣4個(gè)JTAG引腳的兩個(gè)應用FPGA及配置它們的PRROM串聯(lián)起來(lái)，形成邊界掃描鏈(Boundary-Scan Chain)將配置數據下載到FPGA中。在這種模式下，數據以每TCK一位的速度加載，如圖5所示。
本文引用地址：http://dyxdggzs.com/article/191610.htm
|
JTAG或邊界掃描模式是一種行業(yè)標準的(IEEE1149．1或1532)串行編程模式。該模式通過(guò)電纜、微處理器或其他器件提供的外部邏輯驅動(dòng)JTAG專(zhuān)用引腳TCK和JTAG測試時(shí)鐘輸入。當TCK保持在零狀態(tài)時(shí)，測試邏輯狀態(tài)應保持不變；TMS為測試模式選擇，控制JTAG狀態(tài)。出現在TMS的信號在TCK的上升沿由測試邏輯采樣進(jìn)入測試訪(fǎng)問(wèn)口(Test AccessPort，TAP)控制器；TDI：測試數據輸入，測試數據在TCK的上升沿采樣進(jìn)入移位寄存器(SR)；TD0：測試數據輸出，測試結果在TCK的下降沿從移位寄存器(SR)移出，輸出數據與輸入到TDI的數據應不出現倒置。這種模式因其標準化程度和可通過(guò)同樣4個(gè)JTAG引腳為FPGA編程的能力而廣泛使用。JTAG方式常用于實(shí)現在線(xiàn)編程(In-System Programma-ble，ISP)，對FPGA進(jìn)行編程。
JTAG在線(xiàn)編程的特征也改變了傳統生產(chǎn)流程，將以前先對芯片進(jìn)行預編程再裝到板上的工藝簡(jiǎn)化為先固定器件到電路板上，再用JTAG口進(jìn)行編程。Xilinx的Virtex-4系列支持在一個(gè)邊界掃描(JTAG)鏈中配置多個(gè)FPGA，每次，只配置鏈中的1個(gè)FPGA，大大降低了實(shí)現難度。
(2)PROM配置模式，是由SPARTEN3AN系列FPGA為每一個(gè)Virtex-4系列FPGA配置一組PROM控制線(xiàn)實(shí)現FPGA的下載。SPARTEN3AN系列FPGA和可重構應用單元的每一個(gè)virtex-4系列FPGA之間分別有一組PROM的控制線(xiàn)，每組都包括DIN(配置數據輸入)、CCLK(配置時(shí)鐘)、DONE(FP-GA配置完成)、PROG(觸發(fā)重配置)、INT(配置初始化)5個(gè)信號，通過(guò)這些信號將配置數據下載到Virtex-4系列FPGA中去。兩種方式互補，在邊界掃描鏈發(fā)生斷裂影響到整個(gè)鏈的功能時(shí)，可以使用PROM模式替補，提高了重構過(guò)程的可靠性。
4 結 語(yǔ)
基于SRAM的FPGA的問(wèn)世標志著(zhù)現代可重構技術(shù)的開(kāi)端，并極大地推動(dòng)了其發(fā)展?？删幊蘁PGA可以根據不同算法設計合理的硬件結構，以達到提高執行效率的目的。動(dòng)態(tài)可重構FPGA可以在程序運行中動(dòng)態(tài)完成FPGA的不同配置電路功能，在不同時(shí)段執行不同的算法，實(shí)現了虛擬硬件可重構計算技術(shù)。這里提出的通過(guò)微處理器加FPGA結合串行菊花鏈實(shí)現可重構的方式，實(shí)現了動(dòng)態(tài)可重構FPGA結構設計的一種應用。另外，該驗證演示了系統中可重構控制器還可以結構模塊化，能夠工程化應用于其他設計中，具有靈活及可移植性強的優(yōu)點(diǎn)。
評論