基于FPGA的動(dòng)態(tài)可重構系統設計與實(shí)現
加入技術(shù)交流群
(1)全局重構。對FPGA器件或系統能且只能進(jìn)行全部的重新配置。在配置過(guò)程中，計算的中間結果必須取出存放在額外的存儲區，直到新的配置功能全部下載完為止，重構前后電路相互獨立，沒(méi)有關(guān)聯(lián)。
(2)局部重構。對重構器件或系統的局部重新配置，與此同時(shí)，其余局部的工作狀態(tài)不受影響。局部重構對減小重構的范圍和單元數目，大大縮短重構時(shí)間，占有相當的優(yōu)勢。
2 基于FPGA的局部動(dòng)態(tài)可重構技術(shù)
2．1 具有局部動(dòng)態(tài)可重構功能的FPGA
過(guò)去大家普遍進(jìn)行動(dòng)態(tài)重構研究的FPGA主要有Xilinx公司的XC6200系列和Atmel公司的AT6000系列等。它們也是基于SRAM結構，但是SRAM的各個(gè)單元能夠單獨訪(fǎng)問(wèn)配置，即局部重構。它們的功能互不影響，因而具有局部重構的特征。這樣做的優(yōu)點(diǎn)顯著(zhù)，但也會(huì )付出增大硬件電路規模和功耗的代價(jià)。最終要實(shí)現電子系統的完全實(shí)時(shí)重構，應采用結構上具有動(dòng)態(tài)局部重構功能的FPGA器件，如Xilinx公司的Virtex－4系列。
2．2 基于FPGA局部動(dòng)態(tài)可重構技術(shù)主要特征及典型原理
FPGA局部動(dòng)態(tài)可重構技術(shù)的特征就是將整體按功能或按時(shí)序分解為不同的組合，并根據實(shí)際需要，分時(shí)對芯片進(jìn)行局部動(dòng)態(tài)重構，以較少的硬件資源實(shí)現較大的時(shí)序系統整體功能。圖3給出一種典型的FPGA局部動(dòng)態(tài)可重構。由圖3可以看出，在外部邏輯的控制下，可以實(shí)時(shí)動(dòng)態(tài)地對芯片邏輯實(shí)現局部重構。通過(guò)控制布局、布線(xiàn)的資源，實(shí)現系統的動(dòng)態(tài)重構。 本文引用地址：http://dyxdggzs.com/article/191610.htm
2．3 FPGA實(shí)現局部動(dòng)態(tài)可重構的結構要求
要使FPGA有效地實(shí)現實(shí)時(shí)系統動(dòng)態(tài)重構，FPGA在結構上必須滿(mǎn)足以下要求：
(1)不僅具有可重新編程能力，同時(shí)可動(dòng)態(tài)進(jìn)行系統資源地重新配置，而不會(huì )破壞器件中全局或局部邏輯操作能力。很多傳統的FPGA把配置數據存放在外部的串行EPROM中。這種方式有3個(gè)缺點(diǎn)：重構之前整個(gè)FPGA必須停止工作；只是對整個(gè)FPGA進(jìn)行重構；重構時(shí)FPGA中以前的內部狀態(tài)無(wú)法保存。新的能夠實(shí)現動(dòng)態(tài)可重構的FPGA不需要在重構之前觸發(fā)復位信號，而是將FPGA芯片中的一局部邏輯電路的時(shí)鐘關(guān)閉，然后重新配置邏輯電路，最后恢復時(shí)鐘信號。
(2)FPGA內部配置信息對稱(chēng)，記載任何時(shí)刻，任何通用的基本邏輯功能可以配置于器件的任何一個(gè)位置，運用簡(jiǎn)單模型組合去實(shí)現設汁中的復雜功能。
3 基于FPGA的可重構演示系統的設計與實(shí)現
3．1 演示驗證系統的硬件組成及各部分功能
(1)演示驗證系統的硬件組成，如圖4所示。ARM處理器片內具有256 KB的片上SRAM存儲器、2 MB容量FLAsH存儲器。主要是對sPARTEN－3AN系列的FPGA進(jìn)行控制，控制其調取FLASH存儲器中的重構方案；FLAsH存儲器的并行數據通過(guò)ARM轉換成串行；ARM中自帶的FLAsH存儲器用來(lái)存放程序；
評論