<![CDATA[<dfn id="yhprb"><s id="yhprb"></s></dfn>]]><![CDATA[<dfn id="yhprb"><delect id="yhprb"></delect></dfn>]]><![CDATA[<dfn id="yhprb"></dfn>]]><![CDATA[<dfn id="yhprb"><delect id="yhprb"></delect></dfn>]]><![CDATA[<dfn id="yhprb"></dfn>]]><![CDATA[<dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn>]]><![CDATA[<small id="yhprb"></small>]]><![CDATA[<small id="yhprb"><delect id="yhprb"></delect></small>]]><![CDATA[<small id="yhprb"></small>]]><![CDATA[<small id="yhprb"></small>]]><![CDATA[<dfn id="yhprb"><delect id="yhprb"></delect></dfn>]]><![CDATA[<dfn id="yhprb"><s id="yhprb"></s></dfn>]]><![CDATA[<dfn id="yhprb"><s id="yhprb"></s></dfn>]]><![CDATA[<dfn id="yhprb"><s id="yhprb"></s></dfn>]]>
基于FPGA的動(dòng)態(tài)可重構系統設計與實(shí)現
作者：
時(shí)間：2010-08-18
來(lái)源：網(wǎng)絡(luò )
收藏
(2)SPARTEN3AN系列的FPGA，是基于非易失性存儲的FPGA，主要作為PCI總線(xiàn)和ARM處理器之間的雙端口；放置Spw IP核、UART IP核、1553 IP核；模擬JTAG口；
(3)兩個(gè)XCVSX55的FPGA專(zhuān)用JTAG，進(jìn)行配置文件的下載。Xilinx FPGA基于SRAM技術(shù)，因此是易失性的。如果關(guān)掉器件的電源，其配置就會(huì )丟失。在生產(chǎn)型環(huán)境中，FPGA通常使用外部存儲器件(如PROM)防止停電時(shí)丟失配置數據；
(4)FLASH存儲器容量為16 M×32 b，用于處理器的上電引導和存放多個(gè)用于模塊級FPGA重構方案；
(5)兩個(gè)PROM-XCF32P。Virtex4系列XC4-VSX55FPGA，其配置PROM為XCF32P，32 Mb存儲容量。利用XCF32P的設計修訂(Design．Revisiorling)功能將FPGA多種配置存儲為不同的修訂版本，從而簡(jiǎn)化FPGA配置更改。上電時(shí)，由配置PROM的內部邏輯對設計修訂版本選擇輸入(引腳或控制位)進(jìn)行采樣；
(6)兩組測試線(xiàn)，每組4根，cl_Test[3．．O]和C2-Testl[3．．O]分別測試兩個(gè)XCVSX55系列FPGA的重構和反饋重構結果；
(7)兩通道的PROM控制信號線(xiàn)，C1(C2)_PROG，C1(C2)_DIN，C1(C2)_DONE，C1(C2)_INT，C1(C2)_CCLK用于實(shí)現兩個(gè)XCVSX55系列FPGA的PROM方式的下載。由于JTAG(邊界掃描)鏈在其中一個(gè)部件發(fā)生故障時(shí)會(huì )影響整個(gè)JTAG鏈的正常功能，因此多使用：PROM的下載方式備用；
(8)一路RS-232驅動(dòng)接收器，實(shí)現和外部通信的接口；
(9)PCI總線(xiàn)，通過(guò)該總線(xiàn)實(shí)現計算機與外界交互的外部接口。
3．2 演示驗證系統的工作原理
3．2．1 上電復位
在上電復位時(shí)，要確保ARM和FPGA同步復位。Xilinx公司的FPGA上電時(shí)需要200 ms左右的配置時(shí)間，在此期間I／O引腳處于三態(tài)狀態(tài)，因此對關(guān)鍵的輸入／輸出信號(如IRQx，NWAIT，2．56兆輸出數據及輸出時(shí)鐘)有必要采取的上下拉，以確保ARM及外圍接口信號處于正常的狀態(tài)，避免信號沖突。
3．2．2 初始化
主要的初始化工作有2部分，分別由ARM和FPGA完成。
(1)ARM執行的初始化工作。包括監控程序自舉→監控程序執行ARM內部寄存器初始化→硬件自檢→加載標志檢測→(軟件更新加載)→FPGA參數設定→用戶(hù)軟件加載及完整性正確性校驗→控制權叫用戶(hù)軟件→用戶(hù)軟件初始化→用戶(hù)軟件運行。
(2)FPGA執行的初始化工作。主要有FPGA內部寄存器和邏輯狀態(tài)的初始值、內部緩沖區數據清零依靠復位信號來(lái)完成。其中的“FPGA參數設定”由監控程序負責執行或由FPGA使用缺省參數完成。數據融合格式、輸入／輸出碼速率等FPGA參數存儲在A(yíng)RM的片內FLASH中的FPGA參數區中，上電或復位時(shí)有監控軟件負責加載和初始化。
3．2．3 重構過(guò)程
可重構演示驗證系統的結構如圖4所示，當出現錯誤和發(fā)生故障時(shí)，由ARM處理器讀取FLASH存儲器中的重構方案。但是，FLASH存儲器取舍眾多重構方案卻是受外部1553B，Spw，UART的控制。由ARM處理器更新FLASH存儲器或給完成并／串轉換的FPGA發(fā)出控制命令來(lái)對可重構應用單元進(jìn)行操作。模擬JTAG口的FPGA與兩個(gè)應用FPGA的JTAG口邊界掃描鏈(Boundary-Scan Chain)，在A(yíng)RM處理器的控制下，對被重構的FPGA進(jìn)行重構。FPGA的主要任務(wù)是通過(guò)ARM控制器將事先存入FLASH中邏輯系統的不同功能配置信息，按用戶(hù)的系統時(shí)序要求和外部控制，逐一下載到SRAM編程的FPGA之中，以實(shí)現系統功能的動(dòng)態(tài)局部重構。在系統工作過(guò)程中，FPGA將根據不同的要求，在處理器的控制下，不斷重構其邏輯功能，通過(guò)模板級重構，滿(mǎn)足不同數字圖像處理和其他邏輯運算的要求。
3．3 實(shí)現局部動(dòng)態(tài)可重構的FPGA的選型和配置模式
3．3．1 Xilinx公司的Virtex-4系列FPGA
在選擇器件時(shí)，必須保證器件資源留有一定余量，這樣不僅可以避免布線(xiàn)擁擠，也便于測試修改和功能擴展。根據系統的需求和擴展性，選擇Virtex-4系列FPGA。它是Xilinx公司推出的一系列實(shí)現動(dòng)態(tài)局部重構的FPGA芯片，也是基于查找表的。Virtex-4系列芯片將高級硅片組合模塊(ASMBL)架構與種類(lèi)繁多的靈活功能相結合，大大提高了可編程邏輯設計能力，從而成為替代ASIC技術(shù)的強有力產(chǎn)品。采用Virtex-4選用Xilinx公司的Virtex-4系列產(chǎn)品XC4VSX55。XC4VSX55具有128列×48行陣列，55 296個(gè)邏輯單元，24 576個(gè)Slice，最大分布式RAM384 KB，512個(gè)XtremeDSPSlice)，320個(gè)18 KB塊RAM，最大塊RAM存儲容量5 760 KB，8個(gè)DCM，4個(gè)相位匹配時(shí)鐘分頻器(PMCD)，13個(gè)I／O組，最大用戶(hù)I／O數640個(gè)。根據目前已有的算法，其性能和資源可以較好地滿(mǎn)足圖像匹配算法和目標識別算法對硬件資源(邏輯門(mén)數、RAM大小、乘法加法器等)的需求。Virtex-4硬IP核塊的龐大陣列包括PowerPC處理器(帶有新型APU接口)、三態(tài)以太網(wǎng)MAC，622 Mb／s到6．5 Gb／s串行收發(fā)器、專(zhuān)用DSP S1ice、高速時(shí)鐘管理電路和源同步接口塊。
技術(shù)專(zhuān)區
国产精品自在自线亚洲|国产精品无圣光一区二区|国产日产欧洲无码视频|久久久一本精品99久久K精品66|欧美人与动牲交片免费播放
<![CDATA[<dfn id="yhprb"><s id="yhprb"></s></dfn>]]><![CDATA[<dfn id="yhprb"><delect id="yhprb"></delect></dfn>]]><![CDATA[<dfn id="yhprb"></dfn>]]><![CDATA[<dfn id="yhprb"><delect id="yhprb"></delect></dfn>]]><![CDATA[<dfn id="yhprb"></dfn>]]><![CDATA[<dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn>]]><![CDATA[<small id="yhprb"></small>]]><![CDATA[<small id="yhprb"><delect id="yhprb"></delect></small>]]><![CDATA[<small id="yhprb"></small>]]><![CDATA[<small id="yhprb"></small>]]><![CDATA[<dfn id="yhprb"><delect id="yhprb"></delect></dfn>]]><![CDATA[<dfn id="yhprb"><s id="yhprb"></s></dfn>]]><![CDATA[<dfn id="yhprb"><s id="yhprb"></s></dfn>]]><![CDATA[<dfn id="yhprb"><s id="yhprb"></s></dfn>]]>
加入技術(shù)交流群
評論