利用FPGA協(xié)處理提升無(wú)線(xiàn)子系統性能

您可以顯著(zhù)提高無(wú)線(xiàn)系統中信號處理功能的性能。怎樣提高呢？有效方法是利用FPGA結構的靈活性和目前受益于并行處理的FPGA架構中的嵌入式DSP模塊。

常見(jiàn)于無(wú)線(xiàn)應用中這類(lèi)處理包括有限沖激響應(FIR)濾波、快速傅里葉變換(FFT)、數字上下變頻和前向誤差校正(FEC)。Xilinx Virtex-4和Virtex-5架構提供多達512個(gè)并行嵌入式DSP乘法器，這些乘法器的工作頻率高于500MHz，最高可提供256 GMAC的DSP性能。

將需要高速并行處理的工作卸載給FPGA，而將需要高速串行處理的工作留給處理器，這樣即可在降低系統要求的同時(shí)優(yōu)化整體系統的性?xún)r(jià)比。

子系統劃分選擇方案

FPGA可與DSP處理器一起使用，作為獨立的預處理器(有時(shí)是后處理器)器件，或者作為協(xié)處理器。在預處理架構中，FPGA直接位于數據通路中負責信號預處理，預處理后的信號可以高效又經(jīng)濟地移交給DSP處理器進(jìn)行速率較低的后續處理。

在協(xié)處理架構中，FPGA與DSP并列而置，后者將特定算法函數卸載給FPGA，以便實(shí)現比單獨采用DSP處理器能達到的速度更高的處理速度。FPGA的處理結果傳回DSP，或者送至其他器件進(jìn)一步進(jìn)行處理、傳輸或存儲(圖1)。

選擇預處理、后處理還是協(xié)處理，常常取決于在處理器和FPGA之間移動(dòng)數據所需的時(shí)序余量及其對整體延遲的影響。雖然協(xié)處理解決方案是設計人員最?？紤]的拓撲結構(主要是因為DSP可以更直接地控制數據移交過(guò)程)，但這并不一定總是最佳的總體策略。

例如，最新的3G LTE規范將傳輸時(shí)間間隔(TTI)從HSDPA的2ms和WCDMA的10ms縮短到了1ms。這實(shí)質(zhì)上是要求從接收器一直到MAC層輸出之間的數據處理時(shí)間短于1,000?sec。

圖1：FPGA 用作預處理器和協(xié)處理器的解決方案。