基于FPGA的OPB_AHB總線(xiàn)橋接器的設計

　　在主設備從虛擬從設備讀取數據時(shí)， SOPB_RNW為高電平，橋接器作為 AHB上的主設備將AHB_mem存儲器的數據通過(guò) AHB_Rdata讀取到Sl_Dbus數據總線(xiàn)上，并在 WData.txt文件中顯示出來(lái)，仿真結果如圖 3 (b)所示。

圖3 (b) OPB2AHB_Brg讀數據仿真波形

　　5.2 AHB2OPB_Brg的驗證

　　AHB2OPB_Brg驗證平臺主要分為測試激勵，被測對象以及響應輸出三部分。測試過(guò)程為：首先對測試激勵進(jìn)行初始化，產(chǎn)生時(shí)鐘信號和復位信號及控制信號，然后向虛擬 OPB從設備（mem存儲器）寫(xiě)數據，寫(xiě)完數據后等待一段時(shí)間在進(jìn)行讀取數據操作。在ModelSim中仿真結果如圖 4所示。

　　通過(guò)觀(guān)察，當寫(xiě)信號時(shí)， AHB_WData數據總線(xiàn)上的數據能夠正確的寫(xiě)入到虛擬從設備 OPB_mem中，當讀信號有效時(shí)，虛擬從誒設備 OPB_mem中的數據能夠正確通過(guò) OPB_Dbus傳輸到AHB_RData總線(xiàn)上。

　　6.結束語(yǔ)

　　本文在分析了 AMBA總線(xiàn)協(xié)議和 OPB總線(xiàn)協(xié)議的基礎上，給出了OPB_AHB橋接器的設計和驗證方案。本文作者創(chuàng )新點(diǎn)是采用同步設計和流水線(xiàn)設計方法，能夠正確的轉換 OPB總線(xiàn)與 AHB總線(xiàn)之間的數據、地址、控制信號，提高了系統的運行速度和穩定性。最后通過(guò) Xilinx的ISE綜合和時(shí)序仿真，最高頻率達到 100MHZ,并導入到 EDK環(huán)境中，選擇MicroBlaze軟核處理器構建 SoC系統，實(shí)現 OPB與AHB總線(xiàn)協(xié)議的互連。