基于FPGA+DSP+ARM的數據傳送總線(xiàn)變換器

摘 要： 介紹了基于FPGA+DSP+ARM的數據傳送總線(xiàn)變換器的整體設計及ARM、DSP和FPGA的器件選型，詳細描述了ARM與DSP、DSP與FPGA的接口電路設計，給出了系統軟件結構設計,詳細描述了HPI驅動(dòng)程序的實(shí)現過(guò)程。

　　在飛控組件測試時(shí)，由于被測系統與上位機有一定距離，如果直接把遙測并行數據傳送到上位機，將會(huì )出現數據信號的衰減和信號延時(shí)問(wèn)題，有可能使信號時(shí)序錯位，從而達不到系統測試的要求。為此，需要研制一種數據傳送總線(xiàn)變換器，用來(lái)完成被測數據無(wú)失真的、實(shí)時(shí)的、遠距離與上位機的通信，并能接收上位機的控制指令，實(shí)現工作狀態(tài)的遠程交互。

　　1 數據傳送總線(xiàn)變換器的整體設計

　　綜合考慮到測試系統實(shí)時(shí)性和可靠性的要求，選擇以太網(wǎng)口作為數據傳送總線(xiàn)變換器與上位機的數據轉發(fā)接口，以高速串口作為控制口，采用FPGA+DSP+ARM的架構作為實(shí)時(shí)信息處理平臺。

　　數據傳送總線(xiàn)變換器的系統框圖如圖1所示。其中，FPGA作為數據預處理器，完成并行數據到串行數據的轉換等數據預處理任務(wù)；DSP讀取FPGA處理后的數據并完成數據壓縮的任務(wù)；ARM作為中央處理控制器，主要完成從DSP系統中讀取已經(jīng)編碼好的數據并通過(guò)以太網(wǎng)口完成與上位機的實(shí)時(shí)通信任務(wù)。上位機按照數據傳輸協(xié)議、產(chǎn)品的數據遙測協(xié)議解調出各類(lèi)物理變量，記錄并存儲。測試人員通過(guò)上位機完成工作狀態(tài)的遠程控制與各種信息交互任務(wù)。

　　在該系統中采用了FPGA+DSP+ARM的高端架構，但是衡量一個(gè)系統的整體性能不僅要看所使用的器件和所完成的功能，還要看各個(gè)器件之間的接口形式。在FPGA+DSP+ARM的信息處理平臺上，三者之間的接口形式將決定整個(gè)系統的性能。為滿(mǎn)足實(shí)時(shí)的信號處理任務(wù)，在選擇DSP芯片時(shí)，不僅要考慮DSP芯片的處理速度，還要考慮DSP芯片與FPGA、ARM的接口能力，選擇帶有EMIF和HPI接口的DSP使其與FPGA、ARM無(wú)縫連接成為該系統設計的關(guān)鍵一環(huán)。

　　2 器件選型

　　在該數據傳送總線(xiàn)變換器中，FPGA選用Xilinx公司最新推出的低成本現場(chǎng)可編程門(mén)陣列Spartan-3E 系列中的XC3S500E。XC3S500E包含有20個(gè)Block RAM，每個(gè)RAM塊中的18 KB的模塊存儲器，是完全同步、真正的雙端存儲器。用戶(hù)可獨立地從每個(gè)端口讀出或向每個(gè)端口寫(xiě)入（但同一地址不能同時(shí)進(jìn)行讀和寫(xiě)）。另外，每個(gè)端口都有一個(gè)獨立的時(shí)鐘，對每個(gè)端口的數據寬度都可以獨立進(jìn)行配置。

　　ARM芯片選用Samsung公司的S3C4510B。S3C4510B是基于以太網(wǎng)應用系統的高性?xún)r(jià)比16/32 bit RISC微控制器，內含一個(gè)由ARM公司設計的16/32 bit ARM7TDMI RISC處理器核。除了ARM7TDMI核以外，S3C4510B還有許多重要的片內外圍功能模塊，其中就有一個(gè)以太網(wǎng)控制器，用于S3C4510B系統與其他設備的網(wǎng)絡(luò )通信。

　　DSP芯片選用TI公司的TMS320C6416。TMS320C6416是TI公司推出的高速定點(diǎn)DSP，它擁有處理能力強大的CPU、高達1 MB的RAM、豐富的外設接口。外設包括CPU訪(fǎng)問(wèn)外圍設備提供無(wú)縫接口的靈活的外部存儲器接口EMIFA和EMIFB，一個(gè)使得DSP很容易通過(guò)PCI接口無(wú)縫連接到一個(gè)具有PCI功能的外部主CPU上的PCI接口，一個(gè)16/32 bit寬的異步并行接口HPI（和PCI共用相同的引腳），一個(gè)提供64 bit數據通道訪(fǎng)問(wèn)的增強型EDMA等。其高速的處理速度滿(mǎn)足系統的實(shí)時(shí)性要求，并能實(shí)現與多種外設無(wú)縫連接。