基于FPGA的DDC的設計

摘要：數字下變頻技術(shù)是軟件無(wú)線(xiàn)電的核心技術(shù)之一。本文首先介紹了DDC的組成結構，然后詳細分析了DDC各功能模塊的工作原理，通過(guò)Modelsim完成了DDC其主要模塊的仿真和調試，并進(jìn)行初步系統級驗證。在仿真的基礎上使用了FPGA開(kāi)發(fā)系統，實(shí)測了DDC的性能。
關(guān)鍵詞：DDC；數控振蕩器；查表法；數字混頻器；現場(chǎng)可編程門(mén)陣列

0 引言
近年來(lái)，軟件無(wú)線(xiàn)電已經(jīng)成為通信領(lǐng)域一個(gè)新的發(fā)展方向，數字下變頻技術(shù)(Digital Down Converter-DDC)是軟件無(wú)線(xiàn)電的核心技術(shù)之一，也是計算量最大的部分，一般通過(guò)FPGA或專(zhuān)用芯片等硬件實(shí)現。
現場(chǎng)可編程門(mén)陣列(FPGA)是一種由用戶(hù)自行配置的高密度專(zhuān)用數字集成芯片，具有小型化、低功耗、可編程、數字化和快速方便實(shí)用的特點(diǎn)。FPGA的靈活性與高速處理的能力，使其由一種靈活的邏輯設計平臺發(fā)展為重要的信號處理元件，在各種軟件無(wú)線(xiàn)電產(chǎn)品中得到了廣泛的應用。
本文設計和實(shí)現了基于FPGA的可編程DDC(DDC)，用于寬帶數字中頻軟件無(wú)線(xiàn)電接收機中，完成數字下變頻、數據抽取等功能。采用自頂向下的模塊化設計方法，將整個(gè)DDC劃分為基本單元，實(shí)現這些功能模塊并組成模塊庫。在具體應用時(shí)，優(yōu)化配置各個(gè)模塊來(lái)滿(mǎn)足具體無(wú)線(xiàn)通
信系統性能的要求。
DDC由數控振蕩器(NCO)、數字混頻器和積分清洗濾波器三部分組成，如圖1所示。從原理上比較，DDC和模擬下變頻器是一致的，都是輸入信號與本地振蕩信號混頻，然后經(jīng)低通濾波器濾除高頻分量，得到基帶信號。

1 DDC的設計
1．1 數控振蕩器的設計
NCO是DDC中的重要組成部分，NCO的目標是產(chǎn)生頻率可變的正交正、余弦樣本信號。NCO產(chǎn)生正弦波樣本通?？刹捎貌楸矸?。即通過(guò)輸入的相位數據來(lái)尋址查表以輸出相應的正弦波幅值。如圖2所示，碼發(fā)生器由相位累加器和查找表構成。累加器按已定的步長(cháng)進(jìn)行累加，在每個(gè)參考時(shí)鐘周期累加，并將結果存入寄存器。當結果溢出時(shí)重復執行，累加的過(guò)程可以看作NCO輸出頻率的周期。使用查找表選擇相應的SIN和COS值輸出。若使用字長(cháng)為N位寬的累加器，對于某一頻率控制字A，輸出頻率fout與輸入頻率控制字A的關(guān)系為：

其中，fclk為系統時(shí)鐘。只要改變控制字A的大小，就可以控制輸出頻率fout。fout變化的最小步長(cháng)△f由累加器的數據寬度決定。即：

1．2 數字混頻器和積分清洗濾波器的設計及實(shí)現
在本設計中，全部過(guò)程均采用數字化處理，DDC由一對載波混頻器和一對積分清洗濾波器組成。載波混頻器主要用來(lái)實(shí)現下變頻，積分清洗濾波器用來(lái)去掉高頻分量，數據信息通過(guò)監測相鄰兩個(gè)符號時(shí)間內的相位變化來(lái)解調數據。兩路信號在經(jīng)過(guò)積分清洗濾波器后，輸出信號的函數形式仍然不變，只是信號的幅值發(fā)生了變化。
由于利用FPGA設計時(shí)，采用的是數字化的解調過(guò)程，因此在用VHDL實(shí)現時(shí)，需要將送過(guò)來(lái)的基于比特數據類(lèi)型的位矢量先轉化為有符號數，然后再進(jìn)行數字運算，運算過(guò)程結束后，再將其轉化為位矢量以便于進(jìn)行信號的傳輸。兩個(gè)載波混頻器的輸入信號為前端送來(lái)的2比特的采樣數據，取值分別為±1和±3，其中，“00”代表‘1’，“01”代表‘3’，“10”代表‘-1’，“11”代表‘-3’，同樣，本地載波取值±1，±3，這樣經(jīng)過(guò)載波混頻后得到了±1、±3、±9等6個(gè)值。將這6個(gè)值用三位二進(jìn)制數表示，高位為符號位，0表示正，1表示負，低位為數據位00、01、10分別代表1、3、9。所以載波混頻器比較簡(jiǎn)單，用簡(jiǎn)單的門(mén)電路就可以實(shí)現，圖3為混頻器的綜合圖。對于本系統來(lái)說(shuō)，雖然載波NCO的輸出不是一個(gè)方波，但對整體設計沒(méi)什么影響。

在實(shí)現積分清洗濾波時(shí)，采取了前后兩個(gè)樣點(diǎn)相加(基于主時(shí)鐘mainclk)，然后由chip時(shí)鐘(chipclk)進(jìn)行抽樣輸出。這樣做可以回避低通濾波器的同步問(wèn)題。因為如果采取累加10次(Tchip=10Tmain)然后輸出累加量方式的話(huà)，需要準確確定Iout和Qout的chip同步點(diǎn)，這樣才能恢復出正確的基帶信號。因此接收進(jìn)來(lái)的QPSK信號經(jīng)過(guò)下變頻和低通濾波后的波形如圖5中的i out和q out所示。