RocketIO及其在高速數據傳輸中的應用

摘要:在高速電路系統設計中，差分串行通信方式正在取代并行總線(xiàn)方式 ，以滿(mǎn)足系統對高帶寬數據通信的需求。RocketIO是Virtex2 Pro以上系列中集成的專(zhuān)用高速串行數據收發(fā)模塊，可用于實(shí)現吉比特的數據傳輸，適用于多種高速數據傳輸協(xié)議。依據實(shí)際工程應用需求，提出了基于RocketIO的高速串行數據傳輸系統解決方案，實(shí)現了每通道2.5 Gb/s的傳輸速度。最后介紹了RocketIO在A(yíng)urora和PCI Express協(xié)議實(shí)現中的應用，并總結了高速通信系統的共性特征。

　　引言

　　隨著(zhù)電子系統對速度以及精度要求的提高，高速串行數據通信模式正在逐步取代傳統的并行總線(xiàn)式結構。并行總線(xiàn)結構由于其固有的缺點(diǎn)，在速度上的提升空間已經(jīng)很小。

　?、?并行總線(xiàn)在印制電路板上要占用大量的空間，在電路系統日益小型化的今天給系統的設計帶來(lái)很大困難。如PATA66以上的PATA數量達到了80根，使得電路板的布線(xiàn)極為困難。

　?、?并行總線(xiàn)由于在布線(xiàn)時(shí)很難保證每條線(xiàn)路長(cháng)度與電氣特征一致，導致信號到達時(shí)間不同，在較高的工作頻率下很難實(shí)現完全同步，以致出現信號偏移。這使接收器難以確定采樣時(shí)間，容易造成數據錯誤。

　?、?由于寄生電容的影響，在并行的兩條數據線(xiàn)中容易產(chǎn)生串擾，甚至改變信號原有真實(shí)電平。采用地線(xiàn)進(jìn)行屏蔽可以在一定程度上消除串擾，但同時(shí)也造成總線(xiàn)線(xiàn)路數目的急劇增加。

　?、?并行總線(xiàn)參考電平為地電平，容易受噪聲干擾。同時(shí)由于在總線(xiàn)上“0”、“1”分布不均勻，在信號收發(fā)器之間易造成直流偏置，造成信號噪聲容限降低。

　　相比而言，高速串行總線(xiàn)采用差分對的形式，并且在發(fā)送端與接收端之間采用點(diǎn)對點(diǎn)的連接結構。差分信號經(jīng)過(guò)編碼，消除信號序列中直流分量，從而可以提高噪聲容限。同時(shí)，在信號序列中插入時(shí)鐘信息，信號中攜帶時(shí)鐘，解決了信號偏移問(wèn)題。

　　在嵌入式應用方面，主流的FPGA中都已對差分信號提供了硬件支持，如Xilinx公司推出的Virtex系列FPGA中，相鄰的兩個(gè)I/O口都以差分信號對形式出現。從Virtex2 Pro系列開(kāi)始，更是在片上集成了固化的RocketIO模塊，以提供高超高速的串行通信支持。本文將從工程應用的角度出發(fā)介紹RocketIO的相關(guān)特征，并探討其在高速數據傳輸中的應用。

　　1 RocketIO

RocketIO收發(fā)器是在Virtex2 Pro以上系列FPGA中集成的專(zhuān)用串行通信模塊，在使用時(shí)不占用FPGA其他邏輯與片上存儲資源。在Virtex5 LXT和SXT系列FPGA中，RocketIO稱(chēng)為GTP，每?jì)蓚€(gè)GTP共用一個(gè)PLL，組成一個(gè)GTP_Dual。其結構框圖如圖1所示。

圖1 GTP_Dual Tile結構框圖

　　每一個(gè)RocketIO收發(fā)器均具有如下特征：

　　◆ 具有可配置終端、電壓擺幅與耦合的電流模邏輯串行驅動(dòng)或緩沖器。

　　◆ 可編程發(fā)送預加重和接收均衡，以實(shí)現最優(yōu)信號完整性。

　　◆ 100 Mb/s~3 Gb/s的線(xiàn)速范圍，線(xiàn)速在100 Mb/s~500 Mb/s區間時(shí)具有可選的5倍過(guò)采樣功能。

　　◆ 可選的嵌入式PCS功能，例如8位/10位編碼、逗號對齊、通道綁定以及時(shí)鐘校正。

　　◆ 最小化的確定性數據通道延遲。

　　◆ 對PCI Express、SATA、傳輸等協(xié)議的支持。

　　從應用上講，RocketIO處于數據傳輸協(xié)議的物理層，用以實(shí)現最基本的數據通信環(huán)境。其主要功能可以概括為：將輸入的并行數據經(jīng)過(guò)編碼，轉化為高速的差分串行信號。在實(shí)際應用中，輸入時(shí)鐘、PLL參數設置以及PCB線(xiàn)路的設計與布局是影響數據傳輸效果的最重要因素。