5G通信信號處理系統的設計與實(shí)現

作者 / 田元鎖1,2 張黎明1,2 1.中國電子科技集團公司第四十一研究所(安徽 蚌埠 233000) 2.電子信息測量技術(shù)安徽省重點(diǎn)實(shí)驗室(安徽 蚌埠 233000)

　　*基金項目：國家科技重大專(zhuān)項(編號：2016ZX03002002)

　　田元鎖(1983)，男，碩士，工程師，研究方向：移動(dòng)通信測試。

摘要：5G試點(diǎn)工作進(jìn)展順利，預計2020年正式商用，峰值速率將達到每秒10 Gb，針對5G新技術(shù)，數據傳輸技術(shù)已成為制約系統方案實(shí)現的關(guān)鍵因素，提出的高速數據傳輸技術(shù)，采用高性能FPGA、高位寬、高采樣率的AD和DA，進(jìn)行相關(guān)接口優(yōu)化，驗證了5Gbps光纖數據傳輸，為后續5G通信提供很好的參考測試、驗證。

0 引言

　　移動(dòng)通信網(wǎng)絡(luò )技術(shù)經(jīng)過(guò)多年爆發(fā)式增長(cháng)，經(jīng)歷了2G、3G 和4G，每一代都有一個(gè)十年的發(fā)展周期^[1]。工信部表示2017年5G技術(shù)研發(fā)進(jìn)入第二階段，目前已經(jīng)在3.4~3.6 GHz頻段開(kāi)展5G系統技術(shù)研發(fā)試驗。相關(guān)的5G通信測試儀器儀表必須擁有很高的傳輸能力和計算能力來(lái)處理數據傳輸。

　　與傳統移動(dòng)通信技術(shù)不同的是，5G的天線(xiàn)增強、波束成型和3D-MIMO等技術(shù)帶來(lái)更大的困難是設備體積越來(lái)越小、集成度越來(lái)越高。儀器儀表產(chǎn)業(yè)鏈如何加大技術(shù)創(chuàng )新應對這些新的挑戰，是5G商用進(jìn)展的關(guān)鍵。測試儀器儀表硬件性能指標，成為制約其信息處理能力的關(guān)鍵因素，隨著(zhù)元器件性能的不斷提升，對于儀器儀表也帶來(lái)了質(zhì)的飛躍，所以性能指標的高低決定了儀器儀表的核心處理能力 ^[2-5]，本文采用高性能FPGA、高采樣率的AD和DA，進(jìn)行了相關(guān)接口優(yōu)化，驗證了5 Gbps光纖數據傳輸。

1 5G通信高速數據傳輸系統

1.1 高速數據傳輸系統硬件構成

　　數據傳輸系統受制于其硬件處理能力^[6-9]，5G通信高速數據傳輸系統硬件平臺主要由獨立本振模塊、高性能AD/DA模塊、高性能FPGA+DSP+CPU模塊等組成。圖1為5G通信高速數據傳輸系統系統框圖，設計采用模塊化設計方法，在統一硬件與軟件平臺上實(shí)現和滿(mǎn)足不同的測試，單機能支持目前5G通信測試，也可以向下兼容多種通信制式測試，研究具有穩定性高、一致性好、可擴展性強等特點(diǎn)的高速數據傳輸系統。

   該系統的難點(diǎn)在于：

　　1)在大帶寬情況下如何保證信號的頻率響應、群時(shí)延特性和帶外抑制設計指標;

　　2)將中頻信號無(wú)差別的解調為IQ數據流精確的設計實(shí)現;

　　3)5G通信的帶寬要求更高的中頻以及采樣速率，如何保證在高速采樣下的指標和可靠性將是設計的又一挑戰。

　　FPGA外圍電路接口如圖2所示，加載模塊、DDR、電源、時(shí)鐘模塊、光纖模塊等，時(shí)鐘模塊由AD9516提供，為了保持信號時(shí)鐘與本地時(shí)鐘一致。FPGA用的是Xilinx公司的XC7VX690T，該芯片GTH最高支持13.1 Gb/s，滿(mǎn)足GPRI接口中的9.830 G、6.144 G、3.072 G等速率要求。

1.2 獨立本振設計

　　本振設計最主要、最困難的是寬帶高性能第一本振設計，整機的相噪指標主要取決于第一本振。一般認為，只要在變頻時(shí)不惡化接收到的通信信號矢量解調指標，就能滿(mǎn)足測試需求，通常只需要第一本振的相噪優(yōu)于-90 dBc/Hz@10 kHz，而對于本系統，因為需要分析多通道信號賦形增益和天線(xiàn)矢量圖，所以對相位和時(shí)延有嚴格要求，同時(shí)，5G通信有新標準、新技術(shù)方案，對射頻通路的信號質(zhì)量也提出了高相噪要求，所以用于變頻的第一本振信號的相噪就需要很高的相噪指標，才能不帶來(lái)額外的測試誤差和不確定性，所以本系統要求-133 dBc/Hz@10 kHz的超高相噪指標。

　　本模塊設計主要難點(diǎn)是高指標的射頻模塊設計和微波濾波器設計，射頻模塊的頻率范圍在400 MHz～6 GHz內變化，兼容目前5G測試頻段，本設計兼容其他通信制式，為了不影響OFDMA/SC-FDMA信號的質(zhì)量及IEEE 802.11 a/b/g/n/ac測試的要求，射頻信號帶寬將大于160 MHz，帶內平坦度小0.5 dB。高速傳輸系統收發(fā)處理模塊如圖3所示。

2 高速數據傳輸的實(shí)現

2.1 高速數據接收通道設計

　　高速數據接收通道的主要功能是將頻率范圍在400 MHz～6 GHz的射頻信號下變頻到適合的固定中頻頻率上，以供寬帶中頻處理模塊和信號分析模塊處理。其具體方案如圖4所示。射頻信號輸入首先前置低噪聲放大器，提升小信號接收靈敏度，然后經(jīng)過(guò)一個(gè)程控步進(jìn)衰減器，該衰減器主要功能是可根據信號電平調節衰減量，確保滿(mǎn)足后端電路處理要求。其后，信號經(jīng)過(guò)一個(gè)低通濾波器，濾除測量頻率范圍以外的干擾信號，以免引起假響應。濾波后的信號進(jìn)入第一混頻器，這里采用了高中頻的上變頻方案，可有效解決鏡像、泄漏等問(wèn)題，混頻后產(chǎn)生第一中頻。相應的第一本振需要提供寬帶高本振信號，該本振信號經(jīng)過(guò)鎖相環(huán)與10 MHz頻率參考鑒相完成鎖定?；祛l后的信號經(jīng)過(guò)一個(gè)帶通濾波器，濾除混頻器產(chǎn)生的其他雜散信號，同時(shí)考慮到需要處理的帶寬大于160 MHz，其1 dB帶寬設定為320 MHz。經(jīng)過(guò)帶通濾波器后的信號進(jìn)入第二混頻器，與固定本振頻率信號混頻，將第一中頻信號下變頻到第二中頻低中頻頻率上，經(jīng)過(guò)相關(guān)的濾波處理后，再經(jīng)過(guò)一系列雜散抑制、幅度補償和端口匹配后，輸送給信號分析模塊。

　　射頻信號輸入首先前置低噪聲放大器，提升小信號接收靈敏度，然后經(jīng)過(guò)一個(gè)程控步進(jìn)衰減器，該衰減器主要功能是可根據信號電平調節衰減量，確保滿(mǎn)足后端電路處理要求。其后，信號經(jīng)過(guò)一個(gè)低通濾波器，濾除測量頻率范圍以外的干擾信號，以免引起假響應。濾波后的信號進(jìn)入第一混頻器，這里采用了高中頻的上變頻方案，可有效解決鏡像、泄漏等問(wèn)題，混頻后產(chǎn)生第一中頻。相應的第一本振需要提供寬帶高本振信號，該本振信號經(jīng)過(guò)鎖相環(huán)與10 MHz頻率參考鑒相完成鎖定?；祛l后的信號經(jīng)過(guò)一個(gè)帶通濾波器，濾除混頻器產(chǎn)生的其他雜散信號，同時(shí)考慮到需要處理的帶寬大于160 MHz，其1 dB帶寬設定為320 MHz。經(jīng)過(guò)帶通濾波器后的信號進(jìn)入第二混頻器，與固定本振頻率信號混頻，將第一中頻信號下變頻到第二中頻低中頻頻率上，經(jīng)過(guò)相關(guān)的濾波處理后，再經(jīng)過(guò)一系列雜散抑制、幅度補償和端口匹配后，輸送給信號分析模塊。

2.2 高速數據發(fā)射通道設計

　　高速數據發(fā)射通道的主要功能是由基帶發(fā)生器模塊為當前要實(shí)現的調制類(lèi)型提供相應格式的基帶信號，然后送給RF源的調制電路，產(chǎn)生載波400 MHz～6 GHz的OFDMA數字調制信號。

　　LTE-Advanced下行鏈路采用OFDM多址方式實(shí)現。OFDM技術(shù)以子載波為單位進(jìn)行頻率資源的分配，R12版本中載波聚合技術(shù)，可以通過(guò)聚合多個(gè)20 MHz的單元載波實(shí)現高達100 MHz的系統帶寬。

　　本文通過(guò)MAC匯聚來(lái)實(shí)現最多載波數目的聚合功能，具體實(shí)現方式是在高速FPGA處理單元中采用優(yōu)化的DDC/DUC算法，將各載波的頻譜搬移到合適的位置，然后再進(jìn)行后續的處理，如圖5所示。

　　射頻合成器模塊產(chǎn)生400 MHz~6 GHz的載波信號，然后同相功分成多路，保證MIMO 8×4信號同相處理，后送給IQ調制器的LO端口。同時(shí)中頻基帶模塊的輸出信號送給調制器的基帶信號輸入端口;調制器輸出RF端口為400 MHz~6 GHz的下行調制信號，該信號再通過(guò)多波段射頻濾波器組和數字穩幅電路，最終傳送至天線(xiàn)。因此，寬帶IQ調制器實(shí)現400 MHz~6 GHz信號調制，功率范圍-140~15 dBm的射頻調制信號輸出。

3 DDR3接口優(yōu)化

　　大容量的DDR3對于高速數據處理來(lái)說(shuō)，必不可少，為了更好的便于FPGA與DDR3之間數據傳輸，對于它們之間的接口進(jìn)行了相關(guān)優(yōu)化，其接口示意圖如圖6所示。

4 相關(guān)實(shí)驗結果

　　5G通信高速數據傳輸測試模塊基帶收發(fā)1 x協(xié)議模式與4 x協(xié)議模式接口時(shí)序圖如圖7、圖8所示。

5 結論

　　本文實(shí)現了5G通信高速數據傳輸，通過(guò)SRIO1x和SRIO4x接口時(shí)序數據結果，得知，采用高性能FPGA、高位寬、高采樣率的AD和DA，實(shí)現高速數據傳輸是可行的，特別對于目前5G通信，為后續5G通信提供很好的參考測試、驗證。

　　參考文獻：

　　[1]余莉,張治中,程方,等.第五代移動(dòng)通信網(wǎng)絡(luò )體系架構及其關(guān)鍵技術(shù)[J].重慶郵電大學(xué)學(xué)報(自然科學(xué)版),2004,04:427-433.

　　[2]唐禮紅.5 Gbps高速串行接口電路的研究與設計[D].國防科學(xué)技術(shù)大學(xué),2009.

　　[3]陳陪陪.高速PLL的研究與設計[D].電子科技大學(xué),2016.

　　[4]姜漫.10Gpbs/40Gpbs光纖通信技術(shù)研究與系統實(shí)現[D].中國科學(xué)院大學(xué),2012.

　　[5]任柯.高速光纖數據傳輸線(xiàn)關(guān)鍵技術(shù)研究[D].電子科技大學(xué)，2012.

　　[6]史霏霏.應用于光纖通信的高速接口的建模與研究[D].電子科技大學(xué)，2014.

　　[7]莫建強.高速數字電路中的信號完整性分析[J].電子測試，2011,09:(09)5-9.

　　[8]王巍.基于FPGA的高速串行數據傳輸的設計與實(shí)現[D].天津工業(yè)大學(xué)，2016.

　　[9]李正軍,周志權,趙占鋒.基于FPGA的高速數據傳輸系統設計與實(shí)現[J].計算機測量與控制,2016,26(9):188-194.

　　本文來(lái)源于《電子產(chǎn)品世界》2018年第3期第33頁(yè)，歡迎您寫(xiě)論文時(shí)引用，并注明出處。