<dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><small id="yhprb"></small><dfn id="yhprb"></dfn><small id="yhprb"><delect id="yhprb"></delect></small><small id="yhprb"></small><small id="yhprb"></small> <delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"></dfn><dfn id="yhprb"></dfn><s id="yhprb"><noframes id="yhprb"><small id="yhprb"><dfn id="yhprb"></dfn></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><small id="yhprb"></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn> <small id="yhprb"></small><delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn>

新聞中心

EEPW首頁(yè) > EDA/PCB > 設計應用 > 基于FPGA的人工神經(jīng)網(wǎng)絡(luò )系統的實(shí)現方法

基于FPGA的人工神經(jīng)網(wǎng)絡(luò )系統的實(shí)現方法

作者: 時(shí)間:2010-12-06 來(lái)源:網(wǎng)絡(luò ) 收藏

摘要:為了改變網(wǎng)絡(luò )的研究?jì)H僅局限于算法,只是在通用的串行或并行計算機上模擬實(shí)現的現狀,針對函數逼近問(wèn)題,將BP神經(jīng)網(wǎng)絡(luò )的結構分為3個(gè)模塊,采用VHDL語(yǔ)言完成對各個(gè)模塊的硬件描述,并使用Altera公司的QualtusII 6.1綜合軟件進(jìn)仿真和調試,然后在Cyc-loneII系列上實(shí)現了能夠進(jìn)行片上學(xué)習并完成函數逼近的BP神經(jīng)。測試結果證明,該系統能夠很好地完成在線(xiàn)學(xué)習,并能滿(mǎn)足一般系統應用的速度和精度的要求,驗證了該方法的有效性。
關(guān)鍵詞:神經(jīng)網(wǎng)絡(luò );硬件實(shí)現;;片上學(xué)習;函數逼近

神經(jīng)網(wǎng)絡(luò )是由大量的神經(jīng)元通過(guò)特殊形式的加權網(wǎng)絡(luò )相互聯(lián)接而形成的,可以認為:神經(jīng)網(wǎng)絡(luò )由兩種基本單元構成,即收集信號并且完成非線(xiàn)性變換的神經(jīng)元胞,以 及完成各神經(jīng)元之間的加權互連的突觸。標準的神經(jīng)網(wǎng)絡(luò )VLSI的實(shí)現方式是在單個(gè)芯片上集成多個(gè)神經(jīng)元和突觸單元,并且將它們按某種通信結構組成神經(jīng)網(wǎng)絡(luò ) 系統,此外,還有基于A(yíng)SIC結構的,針對神經(jīng)網(wǎng)絡(luò )運算特點(diǎn)進(jìn)行優(yōu)化和簡(jiǎn)化設計的
實(shí)現方式,以及基于商業(yè)處理器(如數字信號處理、RISC單片處理等)的模擬神經(jīng)網(wǎng)絡(luò )的多處理器結構的實(shí)現方式。
衡量一個(gè)神經(jīng)網(wǎng)絡(luò )性能的重要指標是快速性和適用性,而FPGA的集成度已經(jīng)達到百萬(wàn)門(mén)級,用FPGA構造神經(jīng)網(wǎng)絡(luò )時(shí),可以靈活地實(shí)現各種運算功能和學(xué)習規 則,并且設計周期短、系統速度快、可靠性高、輸入輸出接口靈活、幾乎可以和任何形式的并行、串行接口及并行、串行A/D或D/A,DSP等連接,同時(shí)由于 可以將整個(gè)系統都集成在單個(gè)芯片內,因而抗干擾性能極強,使其在自動(dòng)控制、故障診斷、模式識別,圖像獲取、DSP應用、嵌人式系統等領(lǐng)域有著(zhù)廣泛的應用前 景。所以,FPGA無(wú)疑是首選的實(shí)現神經(jīng)網(wǎng)絡(luò )的硬件芯片。

1 BP神經(jīng)網(wǎng)絡(luò )的基本原理
BP網(wǎng)絡(luò )即誤差后向傳播網(wǎng)絡(luò ),是一種前饋網(wǎng)絡(luò ),由輸入層、隱含層和輸出層構成。隱含層通過(guò)作用函數執行一種固定不變的非線(xiàn)性變化,將輸出空間映像 到一個(gè)新的空間,輸出層節點(diǎn)則在該新空間進(jìn)行線(xiàn)性加權組合。BP算法用于多層網(wǎng)絡(luò ),對于線(xiàn)性情況,多層網(wǎng)絡(luò )可以簡(jiǎn)單到只有一個(gè)輸入層節點(diǎn)和輸出層節點(diǎn),而 沒(méi)有隱含層(中間層)。實(shí)際上,大多數自然、經(jīng)濟和社會(huì )系統及其影響因素是非常復雜的非線(xiàn)性系統,它不僅有輸入層節點(diǎn)及輸出層節點(diǎn),而且還可以有一層至多 層隱含層節點(diǎn)。權值為零,說(shuō)明相連的兩個(gè)神經(jīng)元不發(fā)生作用,若為負,說(shuō)明相連的兩個(gè)神經(jīng)元之間相互抑制。此外,對于隱含層及輸出層的各神經(jīng)元而言,它還有 一個(gè)閾值,其作用是調節神經(jīng)元的興奮水平。當有信息輸入網(wǎng)絡(luò )時(shí),該信息首先由輸入層傳至隱含層節點(diǎn),經(jīng)特性函數作用后,再傳至輸出層輸出,其間每經(jīng)過(guò)一層 都要由相應的特性函數進(jìn)行變換。節點(diǎn)的特性函數要求是可微的,通常選用S型函數,特性函數通常取Sigmoid函數,本系統選用Sigmoid函數,即a.JPGb.JPG作為特性函數,具有較好的收斂性,模擬結論也比較符合實(shí)際情況。

2 BP學(xué)習算法描述
BP網(wǎng)絡(luò )中每個(gè)節點(diǎn)都有一個(gè)狀態(tài)變量xi,節點(diǎn)i到節點(diǎn)j有一個(gè)連接權系數wji,每個(gè)節點(diǎn)都有一個(gè)閾值θj,每一個(gè)節點(diǎn)定義一個(gè)變換函數fj[xi,wji,θj(i≠j)],最常見(jiàn)的形式為
c.JPG
為了方便起見(jiàn),將閾值θ作為神經(jīng)元權值的第一個(gè)分量加到權值中去,那么輸入向量就應增加一項,可設輸入向量的第1個(gè)分量固定為l,這樣d.JPG的形式就可變?yōu)?img onload="if(this.width>620)this.width=620;" onclick="window.open(this.src)" style="cursor:pointer" border="0" src="http://editerupload.eepw.com.cn/fetch/20131118/191453_1_4.jpg" alt="e.JPG" />。
一個(gè)3層單輸入、單輸出、n個(gè)隱節點(diǎn)的BP網(wǎng)絡(luò )結構如圖l所示。

本文引用地址:http://dyxdggzs.com/article/191453.htm

e.JPG


上一頁(yè) 1 2 3 下一頁(yè)

評論


相關(guān)推薦

技術(shù)專(zhuān)區

關(guān)閉
国产精品自在自线亚洲|国产精品无圣光一区二区|国产日产欧洲无码视频|久久久一本精品99久久K精品66|欧美人与动牲交片免费播放
<dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><small id="yhprb"></small><dfn id="yhprb"></dfn><small id="yhprb"><delect id="yhprb"></delect></small><small id="yhprb"></small><small id="yhprb"></small> <delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"></dfn><dfn id="yhprb"></dfn><s id="yhprb"><noframes id="yhprb"><small id="yhprb"><dfn id="yhprb"></dfn></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><small id="yhprb"></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn> <small id="yhprb"></small><delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn>