基于FPGA的雷達中／視頻數據采集與回放系統設計

0 引言
隨著(zhù)科學(xué)技術(shù)的飛速發(fā)展，在軍事、航空航天和測試及測量等領(lǐng)域，人們對數據采集系統的采樣精度、采樣率和存儲量等指標提出了更高的要求。傳統的采集器件使用起來(lái)很不方便，其局限性非常明顯，顯然已經(jīng)不能適應現代技術(shù)發(fā)展的需要。目前，隨著(zhù)集成電路技術(shù)的進(jìn)步，大規模和超大規模的可編程邏輯器件在實(shí)際系統設計中得到廣泛的應用。由于其集成度高、功耗低、設計靈活、效率高等優(yōu)勢，同時(shí)器件具有用戶(hù)可編程特性，可大大縮短系統設計周期，減少設計費用，降低風(fēng)險投入，而且部分器件還具有在線(xiàn)可編程的能力。
在此介紹一種雷達中／視頻數據采集記錄系統，它的核心技術(shù)是利用高速可編程邏輯門(mén)陣列FPGA對雷達目標回波進(jìn)行高速實(shí)時(shí)采集，并將持續采集來(lái)的信號數據記錄在計算機硬盤(pán)上，以供后續數據處理需要。本系統的特點(diǎn)是：小型化，便于攜帶，連接方便，操作簡(jiǎn)單，記錄時(shí)間長(cháng)，采樣率高，數據傳輸率高，動(dòng)態(tài)范圍大(12位A／D分辨率)，并采用正交雙通道采集方式，完全符合高速大容量雷達信號采集記錄的需要。

1 系統組成與工作原理
系統主要由計算機和系統采集硬件組成，系統采集硬件由一塊帶有雙路高速A／D和USB接口電路的底板和一塊帶有FPGA的核心板組成。雷達數據采集記錄系統的工作流程如圖1所示。

系統以臺式PC作為采集主控設備，雷達中／視頻回波信號經(jīng)A／D轉換器進(jìn)行模數轉換，再由FPGA控制的核心采集模塊來(lái)完成數據的采集量化，采集模塊可以根據來(lái)自雷達系統的時(shí)鐘、同步觸發(fā)信號來(lái)控制對雷達回波信號的采集，然后將采集到的數據通過(guò)緩沖模塊送給USB，USB接口將數據打包傳送到臺式電腦的硬盤(pán)上以供顯示和處理使用。
FPGA與上位機間的數據交換是實(shí)現系統功能的重要一環(huán)。一方面，FPGA在完成對采集數據的抽取和緩沖后，采用高速的USB 2．0傳輸方式將數據實(shí)時(shí)地傳輸給上位機，使數據處理能夠順序進(jìn)行；另一方面，數據采集模塊的某些參數由上位機控制面板設置后經(jīng)總線(xiàn)傳送給FP-GA。

2 硬件電路板設計
在本系統中，FPGA核心板擔負著(zhù)數據存儲，數據傳輸控制的任務(wù)，是本系統最為關(guān)鍵的部分，綜合考慮系統資源和FPGA價(jià)格，選擇Xi-linx公司的Spartan-Ⅱ系列XC2S200芯片較為適宜，由電源轉換芯片LT1764為FPGA提供穩定的電源電壓。其最小系統框圖如圖2所示。

XC2S200是推出的性?xún)r(jià)比更好的Spartan-Ⅱ系列FPGA產(chǎn)品中的一款，有著(zhù)成熟的Virtex-E架構，內核電壓采用1．8 V，系統性能可達到200 MHz,系統門(mén)數為200 000系統門(mén)，內部包括適量的分塊RAM(Block-RAM)。該芯片支持豐富的接口標準。本系統采用ADI公司的AD9224為A／D轉換芯片，完成雙路A／D采樣功能。其采樣頻率為40 MHz，采用位數達12位，片內集成高性能的采樣保持放大器和參考電壓源，具有糾正錯誤輸出的邏輯功能，精確提供了在40 MSPS采樣率下12位的輸出數據，保證在完全可以運作的溫度范圍內無(wú)漏碼。
高速的數據采集速度是保證數據采集精度的標準，但往往在數據處理時(shí)并不需要以同樣的速度來(lái)進(jìn)行，否則對硬件的需求太高，成本也較高。這里采用同步FIFO、SRAM、異步FIFO相結合的方法實(shí)現了對采集數據的緩沖處理。同時(shí)，由于數據的傳輸速度大于A(yíng)D的采樣速度，保證了采集的數據在傳輸時(shí)無(wú)遺漏。

3 軟件設計
3．1 FPGA程序設計
本系統采用了同步FIFO A、異步FIFO B和緩沖SRAM相結合的設計方法，共同構成本系統的數據緩沖模塊。整個(gè)系統的詳細設計流程如圖3所示。