基于FPGA的大動(dòng)態(tài)數控AGC系統設計

隨著(zhù)軟件無(wú)線(xiàn)電技術(shù)和FPGA、DSP、AD 等技術(shù)的高速發(fā)展，數字接收機的應用日益廣泛。為了擴大數字接收機的ADC 動(dòng)態(tài)范圍，廣泛采用了自動(dòng)增益控制(AGC) ，使接收機的增益隨著(zhù)信號的強弱進(jìn)行調整，其性能的好壞直接影響著(zhù)接收機能否高質(zhì)量穩定接收。傳統的AGC 電路大都采用模擬電路,但由于模擬AGC 缺乏智能性，難以實(shí)現復雜的控制算法，且精度不高，調試復雜。這里介紹了一種基于FPGA 和數控VGA 芯片AD8370 的數字自動(dòng)增益控制的實(shí)現方法，實(shí)時(shí)地調整中頻接收機的增益，大大增強了系統的動(dòng)態(tài)范圍。

　　1 數控AGC 實(shí)現方法

　　數控AGC 原理框圖如圖1 所示，在信號數字化后，根據樣本估計出信號功率，與參考值比較后，反饋控制前端的數控VGA 芯片，將信號輸出調整到ADC 的滿(mǎn)量程附近，以獲得全程數字量化和最大輸出信噪比。

圖1 AGC 環(huán)路框圖

　　要實(shí)現AGC 控制，必須先檢測信號幅度或功率的估計值，通過(guò)正交I/Q 的均方值即I2+ Q2 精確得到AGC 信號功率，其中I、Q 為同相正交2 支路的符號峰值采樣點(diǎn)數據。計算機仿真表明，當信號以每符號4 采樣點(diǎn)進(jìn)行統計平均估計時(shí)，得到的估計值與定時(shí)恢復無(wú)關(guān)，即I、Q 值不必為最佳采樣點(diǎn)。

　　由于輸入信號的幅度通常是緩慢變化的，故可通過(guò)一段時(shí)間樣值的累加進(jìn)行一次估計，通常將累加值與參考值相比，得到AGC 需放大或縮小的倍數。在這里，將除法運算改為對數運算后的減法實(shí)現，通過(guò)與參考值的比較，直接對應需放大或縮小的dB數。再通過(guò)查表，轉化為數控VGA 芯片的控制字，反饋至前端。這與模擬AGC 相比，由于反饋部分的主要功能由數字方法實(shí)現，使得復雜的控制要求用數字信號處理技術(shù)能夠較容易的實(shí)現，且具有快速收斂和精確的穩態(tài)響應等優(yōu)點(diǎn)。

　　2 計算機仿真

　　在Matlab 中，首先生成PN 9 的偽隨機碼作為基帶信號。進(jìn)行格雷碼的預差分編碼和成型濾波，上變頻、加噪、下變頻后得到正交和同相2 路基帶信號：

　　式中,△ω為載波頻偏,θ0 為載波相位，則：

　　仿真中，設置其中信噪比為12 dB，中頻為70 MHz，符號率2 Mbps，采樣率為64MHz，抽取率為8，信號功率估計時(shí)累積長(cháng)度為1 024 點(diǎn)，即256 個(gè)符號。