<dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><small id="yhprb"></small><dfn id="yhprb"></dfn><small id="yhprb"><delect id="yhprb"></delect></small><small id="yhprb"></small><small id="yhprb"></small> <delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"></dfn><dfn id="yhprb"></dfn><s id="yhprb"><noframes id="yhprb"><small id="yhprb"><dfn id="yhprb"></dfn></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><small id="yhprb"></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn> <small id="yhprb"></small><delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn>

新聞中心

EEPW首頁(yè) > EDA/PCB > 設計應用 > 基于FPGA與DSP的雷達高速數據采集系統

基于FPGA與DSP的雷達高速數據采集系統

作者: 時(shí)間:2011-03-15 來(lái)源:網(wǎng)絡(luò ) 收藏

隨著(zhù)數據處理技術(shù)的快速發(fā)展,需要高速采集回波信號。然而激光的發(fā)射波及回波信號經(jīng)光電器件轉換后,形成的電信號脈寬窄,幅度低,而且背景噪聲大,如采用低速的數據采集系統進(jìn)行采集,存在數據精度不高等問(wèn)題。同時(shí),為避免數據傳輸不及時(shí),發(fā)生數據丟失,影響系統的可靠性和實(shí)時(shí)性,需設計開(kāi)發(fā)采集系統。
設計中針對前端輸出約-25~25 mV,帶寬為20 MHz的信號,采用高帶寬,低噪聲,高數據傳輸率,高分辨率數模轉換芯片AD9235;利用XC2V250內部的大小為6 KB的異步FIFO實(shí)現AD9235轉換器與TMS320C6201間的傳輸。采集系統的采樣率為30 MHz,分辨率為12位,內部異步緩存FIFO為6 KB,滿(mǎn)足采集要求。

1 系統設計
如果A/D直接與的外部存儲接口EMIF連接,會(huì )使的負荷過(guò)重,另一方面還需擴展外設,與采樣輸入共用一條外部總線(xiàn),進(jìn)行外部設備的讀寫(xiě),不允許數據采集始終占用外部總線(xiàn)。如果不能及時(shí)接收數據,上次存儲的數據會(huì )被覆蓋,造成數據丟失。異步FIFO能實(shí)現不同時(shí)鐘域的數據傳輸,可將它作為A/D轉換器和EMIF之間的橋梁,每寫(xiě)入一塊數據,便通知EMIF從FIFO取走數據?;谝陨戏治?,圖1為高速數據采集系統結構框圖。

本文引用地址:http://dyxdggzs.com/article/191311.htm


內部DCM為A/D轉換器和DSP提供采樣時(shí)鐘和外部振蕩源,A/D轉換器與DSP工作在不同時(shí)鐘,在內部生成一個(gè)異步FIFO作為數據傳輸緩存。A/D轉換器把采樣值寫(xiě)入FIFO,FIFO寫(xiě)使能WR_EN一直有效,系統上電后,A/D轉換器一直處于工作狀態(tài),每寫(xiě)入一塊數據便向DSP發(fā)出中斷信號,在中斷中讀取FIFO中的數據。FIFO輸入數據寬度12位,輸出數據寬度為24位,FIFO讀時(shí)鐘高于寫(xiě)時(shí)鐘,DSP讀取數據比A/D向FIFO寫(xiě)數據快,而且DSP內部數據處理時(shí)間較快,可保證系統高速實(shí)時(shí)采集。
2 A/D轉換電路
A/D轉換電路是整個(gè)系統的重要組成部分。對前端輸出約-25~25 mV,帶寬為20 MHz的射頻信號數字化,設計采用模數轉換器芯片AD9235,最大采樣率40 Mb/s,12 bit數據輸出,信噪比RSN=70 dB。AD9235是差分輸入,單端信號輸入需要A/D驅動(dòng)芯片,選用低失真差分A/D驅動(dòng)芯片AD8138,圖2為A/D轉換電路,AD9235模擬輸入設置在2VPP,參考電壓VREF采用內部1 V參考電壓,同時(shí)還作為驅動(dòng)芯片AD8138的共模電壓。利用AD8138對輸入信號進(jìn)行放大,放大倍數RF/RG=2.49 kΩ/820 Ω≈3。因此,經(jīng)過(guò)AD8138單端差分轉換及放大輸入信號范圍為25~175 mV。



3 接口設計
3.1 時(shí)鐘設計

采用30 MHz外部晶振作為整個(gè)系統的時(shí)鐘源,利用XCV250內部的時(shí)鐘管理器DCM,分別為AD9235、異步FIFO、TMS320C6201提供時(shí)鐘源。 DCM輸出CLK0的30 MHz時(shí)鐘作為AD9235采樣時(shí)鐘和異步FIFO的寫(xiě)周期WR_CLK。
利用DCM數字頻率合成器輸出CLKFX作為T(mén)MS320C6201的時(shí)鐘源。公式:DCM輸出CLKFX的頻率=輸入時(shí)鐘CLKIN的頻率×(M/D),取M/D=5/3。這樣DCM為T(mén)MS320C6201提供50 MHz時(shí)鐘,經(jīng)過(guò)4倍頻,DSP系統時(shí)鐘為200 MHz,外部存儲EMIF時(shí)鐘CLKOUT1為200 MHz。設置CE0空間控制寄存器的參數,使FIFO讀時(shí)序SETUP、HOLD等于一個(gè)CLKOUT1周期,STROPE等于兩個(gè)CLKOUT1周期,讀時(shí)序如圖3所示,讀第一個(gè)數時(shí),EMIF會(huì )自動(dòng)維護最小2個(gè)時(shí)鐘周期的建立時(shí)間,后續數據讀取,建立時(shí)間為1個(gè)時(shí)鐘周期。FIFO讀時(shí)鐘周期約為50 MHz,比A/D向FIFO寫(xiě)數據時(shí)間快,保證系統實(shí)時(shí)采集。

電磁爐相關(guān)文章:電磁爐原理



上一頁(yè) 1 2 下一頁(yè)

關(guān)鍵詞: FPGA DSP 雷達 高速數據

評論


相關(guān)推薦

技術(shù)專(zhuān)區

關(guān)閉
国产精品自在自线亚洲|国产精品无圣光一区二区|国产日产欧洲无码视频|久久久一本精品99久久K精品66|欧美人与动牲交片免费播放
<dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><small id="yhprb"></small><dfn id="yhprb"></dfn><small id="yhprb"><delect id="yhprb"></delect></small><small id="yhprb"></small><small id="yhprb"></small> <delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"></dfn><dfn id="yhprb"></dfn><s id="yhprb"><noframes id="yhprb"><small id="yhprb"><dfn id="yhprb"></dfn></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><small id="yhprb"></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn> <small id="yhprb"></small><delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn>