現場(chǎng)可編程門(mén)陣列(FPGA)設計

隨著(zhù)器件規模、功能以及可靠性的不斷提高,FPGA在現代數字系統中的應用日漸廣泛。采用FPGA設計數字電路已經(jīng)成為數字電路系統領(lǐng)域的主要設計方式之一。

FPGA設計是指使用相應的EDA開(kāi)發(fā)軟件對FPGA器件進(jìn)行開(kāi)發(fā)的過(guò)程。最早的設計方法是自底向上的,即首先確定庫中可用的元件,再使用這些元件進(jìn)行模塊的設計,完成各模塊后進(jìn)行連接,從而形成整個(gè)系統。最后經(jīng)過(guò)調試和測量來(lái)考察系統是否達到所需的性能指標。

隨著(zhù)技術(shù)和需求的發(fā)展,自底向上的方法已經(jīng)不能適應復雜數字系統的設計。目前廣泛使用的是自頂向下的設計方法和流程：首先從系統設計入手,在頂層進(jìn)行功能劃分和結構設計,并用硬件描述語(yǔ)言對高層次的系統行為進(jìn)行描述,在系統級采用仿真手段驗證設計的正確性,之后再逐級設計下一層的結構,用綜合優(yōu)化工具生成具體門(mén)電路的網(wǎng)表。這種逐級進(jìn)行設計和驗證的方法可以及早發(fā)現問(wèn)題并修改系統設計,縮短開(kāi)發(fā)周期、節約成本。

FPGA設計流程
FPGA設計的一般流程如圖1所示,包括設計準備、設計輸入、功能仿真、設計處理、時(shí)序仿真、器件編程與測試幾個(gè)步驟。

設計準備

在數字系統設計之前,首先要進(jìn)行方案論證、系統設計、器件選擇等準備工作。設計人員根據任務(wù)的功能和性能指標需求,對器件的資源、成本以及功耗等方面進(jìn)行折衷,選擇合適的設計方案和FPGA器件。

設計描述與輸入

設計輸入就是指設計人員將所設計的系統或電路以開(kāi)發(fā)軟件要求的某種形式表示出來(lái),并輸入計算機的過(guò)程。設計描述和設計輸入通常使用圖形和硬件描述語(yǔ)言?xún)煞N形式。

圖形輸入方式

圖形方式的設計輸入主要是使用EDA軟件進(jìn)行原理圖、狀態(tài)圖、波形圖等圖形的編輯和修改。

原理圖輸入方式是一種最直接的設計描述方式,使用元件庫中的元件畫(huà)出系統或電路的原理圖,符合人們的思維習慣。這種設計輸入方式要求設計人員具有豐富的硬件知識、熟悉FPGA器件的結構。主要優(yōu)點(diǎn)是系統結構清晰直觀(guān)、便于信號的觀(guān)察和電路的調整;缺點(diǎn)是設計效率低,產(chǎn)品升級、FPGA器件更換、EDA軟件更換時(shí)需要重新輸入原理圖,而硬件描述語(yǔ)言輸入方式就沒(méi)有這方面的問(wèn)題。

狀態(tài)圖主要用來(lái)通過(guò)圖形方式設計有限狀態(tài)機。圖形化的有限狀態(tài)機設計具有簡(jiǎn)單、直觀(guān)、快捷等特點(diǎn)。波形輸入方式主要是用來(lái)建立和編輯波形設計文件,以及輸入仿真向量和功能測試向量。

硬件描述語(yǔ)言輸入方式

硬件描述語(yǔ)言輸入方式使用文本進(jìn)行設計描述,包括普通硬件描述語(yǔ)言和行為級硬件描述語(yǔ)言。比較有代表性的普通硬件描述語(yǔ)言是ABEL,它支持邏輯方程、真值表、狀態(tài)機等邏輯表達方式,主要用于簡(jiǎn)單可編程邏輯器件的設計輸入。

行為級硬件描述語(yǔ)言是目前常用的高層硬件描述語(yǔ)言,主要有VHDL和Verilog HDL兩個(gè)IEEE標準。其突出優(yōu)點(diǎn)有：邏輯設計與具體工藝無(wú)關(guān),使設計人員在系統設計、邏輯驗證階段確定方案的可行性;行為級描述,便于設計大規模、復雜的數字系統;具有很強的邏輯描述和仿真功能,輸入效率高;在不同的FPGA器件和EDA軟件之間的轉換比較方便;不必對底層的電路和FPGA器件結構非常熟悉。

功能仿真

功能仿真也稱(chēng)為前仿真或行為仿真。用戶(hù)所設計的電路在綜合之前應該首先進(jìn)行邏輯功能的驗證,這種仿真沒(méi)有器件內部邏輯單元和連線(xiàn)的實(shí)際延時(shí)信息,只是初步驗證系統的邏輯功能。

為了能夠完成功能仿真,需要先使用波形編輯器或硬件描述語(yǔ)言,來(lái)建立仿真時(shí)需要的波形文件和測試向量（盡可能包含所有可能影響設計功能的輸入信號的組合）。仿真結果將以波形圖的方式直觀(guān)顯示在計算機屏幕上,并生成報告。從中設計者可以觀(guān)察到各個(gè)信號的變化,以判斷電路是否實(shí)現了預期的功能。如果發(fā)現錯誤,則應該返回設計輸入階段進(jìn)行邏輯設計的修改。