星載電子設備多余物數據采集系統的設計

摘要：為實(shí)現尺寸較大、內部結構較為復雜的星栽電子設備的多余物自動(dòng)檢測，設計了以EZ-USB FX2和CPLD芯片為核心器件的數據采集卡，實(shí)現了四通道的同步數據采集和傳輸。此系統包括數據采集、數據緩存以及數據控制和傳輸，分別采用了采樣率為500 k的12位A／D轉換器件AD7892、16 kx18位的FIFO CY7C4265、EPM7064和USB芯片CY7C68013。重點(diǎn)介紹了數據采集系統的硬件組成和軟件設計，包括USB的固件程序、CPLD的控制程序和主機用戶(hù)程序。實(shí)驗結果表明，該系統能達到穩定傳輸速度為15．4 MB／s，保證了四通道同時(shí)以500 k的采樣率工作的穩定性和正確性。
關(guān)鍵詞：多余物；電子設備；USB；CPLD；CY7C68013

星載電子設備是航天電子系統中不可缺少的電氣部分，直接影響著(zhù)航天電子系統的可靠性。多余物是影響電子設備可靠性的主要因素之一。多余物是指在電子設備生產(chǎn)、制造、封裝及使用過(guò)程中在其密封腔體內部殘留或產(chǎn)生的各種金屬或非金屬顆粒。在航天設備工作過(guò)程中，外部沖擊或振動(dòng)使多余物游離隨機運動(dòng)碰撞，可能導致電子設備內部器件誤動(dòng)作或失效，甚至造成航天事故，是亟待解決的重大問(wèn)題。
微粒碰撞噪聲檢測法(Particle Impact Noise Detection，PIND)是目前應用最為廣泛的一種多余物檢測方法。目前，元器件級(如繼電器)的PIND方法已經(jīng)被列入我國軍事工業(yè)標準，對保證我國應用于航天型號中軍用電子元器件有無(wú)多余物起到了重要的作用。相對于電子元器件，電子設備的尺寸更大、重量更重、內部結構更為復雜，由于電子設備和電子元器件在諸多方面的差異，使得電子元器件的PIND方法無(wú)法適用于電子設備。針對電子設備這樣系統級的多余物檢測方法，還沒(méi)有標準可循，相關(guān)的研究還處于探索階段。
數據采集技術(shù)是多余物檢測系統中一個(gè)極為重要的信息處理環(huán)節，考慮到利用各通道數據的相關(guān)性分析，采用同步實(shí)時(shí)的多通道信號采集技術(shù)，可為自動(dòng)判別多余物的存在與否提供了較為豐富的數據。數據傳輸給上位機有多種方式，USB支持主機與各種即插即用的外設之間進(jìn)行數據傳輸，支持不同速率的同步和異步傳輸方式，理想的最高傳輸速率可達480 Mb／s，具有傳輸數率高和便攜等特點(diǎn)。USB設備應用于數據的實(shí)時(shí)采集是非常合適的，已逐漸取代各種傳統的設備(如RS232、PCI設備等)，在實(shí)際中應用更加方便。目前，市場(chǎng)上現有的USB數據采集卡較多，但成本較高、非同步采集和傳輸靈活性差等缺點(diǎn)。
本文是在星載電子設備的多余物檢測系統的需求下，依據電子設備尺寸更大、重量更重、內部結構更為復雜以及多余物信號的頻率特性，設計并實(shí)現了采樣速率為500 k的四通道同步實(shí)時(shí)數據連續采集系統，采用USB傳輸方式。

1 系統總體設計
本系統是將輸入的四路模擬信號通過(guò)前端的信號調理電路進(jìn)行調理，再經(jīng)過(guò)轉換器件AD7892轉換成數字信號量，經(jīng)過(guò)外部FIFO(先進(jìn)先出)CY7C4265的緩存，將采集到的數據有序且快速地傳輸至USB控制器CY7C68013，再將數據傳輸至上位機進(jìn)行分析和處理。當上位機發(fā)出采集數據控制命令后，經(jīng)CY7C68013分析，通知邏輯控制芯片EPM7064對A／D和外部FIFO進(jìn)行初始化，并啟動(dòng)A／D開(kāi)始采集數據。四通道數據采集卡結構框圖如圖1所示。

2 系統硬件設計
本系統硬件設計主要由數據采集模塊、數據緩存模塊以及數據控制和傳輸模塊組成。
2．1 數據采集模塊
前端的模擬信號量通過(guò)信號調理電路進(jìn)行放大、濾波、整形，再經(jīng)過(guò)電壓跟隨電路將信號傳送至AD7892轉換成數字量。AD7892是一款高速、低功耗、12位轉換精度的模數轉換器件，內部集成電壓跟蹤保持器和過(guò)電壓保護電路。AD7892由外部電源系統提供5 V的采樣參考電壓，外部邏輯控制器件CPLD提供500 k的采樣頻率，可采集-5～+5 V的模擬量。由此得到可輸入的最小模擬電壓：1 LSB=10 V／4 096=2．44 mV。
2．2 數據緩存模塊
系統為四通道連續且同步采集，每一次采集的數據量較大，而只有一個(gè)USB控制器，必須設計數據緩存模塊。數據緩存芯片采用了Cypr-ess公司的16 Kx18位的FIFO CY7C4265芯片。此芯片是一款高速、低功耗CMOS時(shí)鐘存儲器，它的讀寫(xiě)端口使用同步接口，每一個(gè)端口的時(shí)鐘都是相互獨立的，這些時(shí)鐘可以是同步，也可以是異步州。這使得FIFO的讀寫(xiě)端口能以不同的速度運行，其寫(xiě)時(shí)鐘端口與AD7892的采樣保持同步，保證了數據的不丟失。

2．3 數據控制和傳輸模塊
EZ—USB FX2系列芯片CY7C68013簡(jiǎn)化結構框圖如圖2所示。該芯片支持USB2．0規范，同時(shí)向下兼容USB1．1規范的單片機。該芯片把USB2．0收發(fā)器、串行接口引擎SIE、增強的8051內核、GPIF等集成于一體，內含4 kB的FIFO(端點(diǎn)緩沖區)，可配置為不同大小緩沖區的IN或OUT端點(diǎn)(EP2、EP4、EP6、EP8)，具有USB協(xié)議的4種傳輸方式，即控制方式、中斷方式、批量方式和同步傳輸方式。Cypress公司為用戶(hù)使用FX2提供了較為完善的軟件開(kāi)發(fā)工具包，降低了系統的開(kāi)發(fā)難度。

FX2可配置成3種不同的接口模式，即Ports、GPIFMaster和Slave FIFO模式。在Slave FIFO模式下，FIFO[1：0]引腳作為地址線(xiàn)選擇4個(gè)端點(diǎn)FIFO中的一個(gè)與FD總線(xiàn)連接，SLCS相當于片選信號。Slave FIFO模式又分為異步方式和同步方式的傳輸。在異步方式下，SLRD和SLWR是讀／寫(xiě)選通信號；同步方式下，SLRD和SLWR作為IFCLK時(shí)鐘引腳的使能信號。Slave FIFO模式是將FX2的FIFO作為外部控制器(CPLD或MCU)的從屬FIFO，外部控制器可像對普通FIFO一樣對FX2的FIFO進(jìn)行讀寫(xiě)。USB在傳輸數據時(shí)不考慮包的大小，可以明顯提高效率，加快了開(kāi)發(fā)的進(jìn)度。本系統采用了Slave FIFO模式的異步方式進(jìn)行數據傳輸。