基于雙FPGA的刀閘接口控制箱的設計

摘要：現有變電站改造成數字化變電站時(shí)需要增加過(guò)程層設備，其中對刀閘接口控制箱的動(dòng)作可靠性提出了極高的要求。提出一種基于雙FPGA實(shí)現多重邏輯閉鎖的刀閘接口控制箱實(shí)現方案。設計了FPGA電源和時(shí)鐘實(shí)現電路，兩塊FPGA的信息交換方式以及邏輯互鎖方法。詳細描述了出口電路自檢方案。介紹FPGA配置和編程方法，給出了FPGA的時(shí)序仿真。測試了電源建立波形，實(shí)現并驗證了裝置運行的可靠性。該方案能夠有效防止誤動(dòng)作發(fā)生，適用于有此需求的一般裝置。
關(guān)鍵詞：FPGA；數字化變電站；刀閘接口箱；出口閉鎖；回路自檢

數字化變電站的核心思想是設備智能化、信息互動(dòng)化、控制網(wǎng)絡(luò )化、功能一體化、狀態(tài)可視化，最終實(shí)現高可靠的堅強智能電網(wǎng)。數字化變電站與傳統變電站相比在間隔層和一次設備之間增加了一個(gè)強大的過(guò)程層業(yè)務(wù)單元，可以把現有一次設備接入數字化變電站。過(guò)程層主要設備為智能接口單元：包含斷路器操作箱和刀閘接口控制箱，本文介紹刀閘接口控制箱的實(shí)現。
刀閘接口箱用來(lái)控制隔離開(kāi)關(guān)，其可靠性成為數字化站檢修的關(guān)鍵部位，因此需要設計一種高可靠裝置以防止帶負荷拉、合隔離開(kāi)關(guān)，帶電合接地刀閘，帶接地線(xiàn)(接地刀閘)合斷路器(隔離開(kāi)關(guān))。裝置還要滿(mǎn)足智能控制、通訊以保障符合IEC61850標準運行。本文介紹利用雙FPGA實(shí)現刀閘接口箱的高可靠性以及通訊控制的設計方法。

1 系統設計
一個(gè)220 kV斷路器需要7個(gè)隔離刀閘，一個(gè)隔離刀閘需要6個(gè)開(kāi)關(guān)量采集點(diǎn)以及1組帶閉鎖的組合觸點(diǎn)。6個(gè)開(kāi)關(guān)量分別用于采集三相刀閘的的開(kāi)和關(guān)位置信息。刀閘接口控制箱除實(shí)現上述功能外，還具備信號指示燈控制、多種自檢功能、通訊控制、現場(chǎng)狀態(tài)信號采集和上傳、上級控制命令接收、解析、執行等，其功能框圖如圖1所示。為了實(shí)現高可靠性控制，邏輯上采用了雙FPGA控制，驅動(dòng)電路上采用獨立雙啟動(dòng)，采用多繼電器“邏輯與”組合實(shí)現出口控制。防止刀閘檢修時(shí)隔離開(kāi)關(guān)誤閉合導致人員傷亡事件發(fā)生。

1．1 硬件實(shí)現方案
數字量開(kāi)入用于采集現場(chǎng)信號狀態(tài)和邏輯控制硬壓板，開(kāi)入電路均具備一定的抗干擾能力；出口電路具備7路分閘、7路合閘以及7路閉鎖用于執行相應的回路分閘與合閘。開(kāi)入和出口均有強弱電隔離回路，能夠保障4級快速瞬變和浪涌4級抗擾度實(shí)驗。光收發(fā)通道用于實(shí)現遠動(dòng)控制，實(shí)現現場(chǎng)數據和裝置狀態(tài)量上傳和接收控制命令，實(shí)現刀閘分合操作。還有14路指示燈用于指示分合閘位置和裝置運行狀態(tài)。裝置還有一個(gè)CPU單元用于數據運算和解析執行命令。CPU單元與第一個(gè)FPGA之間通過(guò)串口交換數據，通過(guò)GPIO與第二個(gè)FPGA交換數據和命令。兩塊FPGA獨立啟動(dòng)和出口；然后再把出口繼電器觸點(diǎn)進(jìn)行邏輯組合實(shí)現更高等級的可靠傳動(dòng)。出口自檢回路包括啟動(dòng)自檢、擊穿自檢和斷線(xiàn)自檢。其中啟動(dòng)和斷線(xiàn)故障立即報警，擊穿故障時(shí)立即閉鎖出口。硬件設計的核心為兩塊相同的FPGA，該裝置的所有邏輯功能都是利用這兩塊FPGA芯片實(shí)現。該芯片選用XILINX的XC3S50AN，擁有50 k個(gè)系統門(mén)、1 584個(gè)邏輯單元、1 MbitFlashROM、65 KRAM、3個(gè)乘法器、2個(gè)DCM時(shí)鐘管理器；最大可提供144個(gè)IO口。該芯片還具有低功耗、靈活的信號電平兼容性；內核1．2 V、IO為3．3 VTTL支持5 V容限輸入。PU單元采用具備串口和GPIO的單元，限于篇幅這里不作介紹，本方案重點(diǎn)是采用先進(jìn)的出口自檢、啟動(dòng)以及出口邏輯組合；FPGA的系統設計方案：電源管理、復位電路、時(shí)鐘分配以及FPGA配置電路的設計。
1．2 電源、復位及時(shí)鐘系統的設計方案
本裝置需要以下等級電源：24 V電源為出口繼電器提供驅動(dòng)、5 V電源為光信號收發(fā)模塊提供驅動(dòng)、3．3 V電源為FPGA的IO、時(shí)鐘電路提供驅動(dòng)電源、1．2 V為FPGA內核提供工作電源。選用免維護的LAMDA電源模塊HWS50／HD把直流220 V轉換為+24 V；DC—DC模塊PSS3—24—5把+24 V轉換到+5 V。FPGA所需要的3．3 V和1．2 V則選用高效電源管理芯片ISL6410AIU和MIC39101—3．3BM，其實(shí)現方法如圖2所示。U1-4腳為1．2 V電源建立完成標志，使用該信號控制U2-1腳3．3 V電源使能，保證內核電源可靠工作后再建立IO電源。L1為濾波電感器，應保證負載的通流能力，選用coilcraft公司的DO1813H—153MLD型號。選用高可靠性的集成電路ADM6711TAKS實(shí)現手動(dòng)復位和電平門(mén)檻監視復位。復位輸出信號PORESET#為低電平有效，保障整個(gè)系統可靠復位。選用epson公司的高精度低溫漂晶體振蕩器OCETGLJ-16 M，所需電源為3．3 V，輸出時(shí)鐘為16 MHz，連接到FPGA的全局時(shí)鐘入口，可以直接驅動(dòng)兩個(gè)FPGA。