基于雙FPGA的刀閘接口控制箱的設計
加入技術(shù)交流群
1．3 啟動(dòng)、出口及自檢回路
為了實(shí)現出口閉鎖，設計了出口啟動(dòng)電路，只有出口電路和啟動(dòng)電路同時(shí)動(dòng)作時(shí)才能把信號開(kāi)出。為了防止電路故障而導致拒動(dòng)，設計了啟動(dòng)及出口回路的自檢電路如圖3所示。兩個(gè)FPGA各有一套完整的啟動(dòng)及自檢回路，組合出口是利用兩個(gè)FPGA驅動(dòng)的繼電器觸點(diǎn)進(jìn)行“邏輯與”后實(shí)現出口。啟動(dòng)自檢方法：關(guān)閉出口信號(OUT1高電平)，打開(kāi)啟動(dòng)繼電器(START低電平)；OP1導通，J1動(dòng)作+24VC接通24 V電源、OP2導通，OUT_RET變?yōu)榈碗娖?，?shí)現啟動(dòng)自檢。出口自檢方法：關(guān)閉啟動(dòng)繼電器(START高電平)，打開(kāi)出口(OUT1低電平)；OP3、OP4導通，OUT_ RET變?yōu)榈碗娖?，?shí)現出口回路自檢。多路出口自檢時(shí)，需要每一路輪流自檢，由于可能會(huì )有干擾，可以通過(guò)設定某一路10輪自檢均錯誤時(shí)才判定該回路故障。本文引用地址：http://dyxdggzs.com/article/191175.htm
2 FPGA編程
本方案由于沒(méi)有主控單元(MCU)，需要接受上位機的指令并執行相應功能。所以出口控制的實(shí)現都要依賴(lài)于FPGA，在每個(gè)FPGA中均設計啟動(dòng)和出口自檢以及數據交換處理功能，功能如圖4所示，第二塊FPGA可以參考第一塊設計，FPGA2通過(guò)串口把自己的狀態(tài)提供給FPGA1，兩塊FPGA均是通過(guò)接收上位機的命令執行相應的功能。
2．1 信息收發(fā)模塊
信息收發(fā)模塊：主要有命令接收、信息發(fā)送回路，在FPGA中做一個(gè)異步接收器、串并轉換器件，把接收到的數據存入命令緩沖區。把現場(chǎng)的狀態(tài)信息通過(guò)開(kāi)入回路采集后存入狀態(tài)緩沖區，當收到回傳信息命令后把信息數據轉換為串行格式通過(guò)光發(fā)送模塊送出數據。功能框圖如圖5所示。
2．2 命令執行模塊
命令執行模塊包括：出口啟動(dòng)、出口使能、出口傳動(dòng)功能。命令執行電路讀取存放在信息緩存中命令數據，接收到啟動(dòng)命令時(shí)，啟動(dòng)出口電源，為隨時(shí)出口做準備，其間沒(méi)有出口命令并且啟動(dòng)故障消失時(shí)，啟動(dòng)返回。當接收到出口命令時(shí)，執行出口命令；啟動(dòng)及出口命令發(fā)出后，通過(guò)硬件執行電路驅動(dòng)隔離開(kāi)關(guān)閉合或斷開(kāi)。并把執行結果存入狀態(tài)信息緩存。功能框圖如圖6所示。
評論