基于Flash型FPGA的信號源卡設計
加入技術(shù)交流群
D／A轉換器用的芯片是AD5424，該芯片為電流輸出型，8位的分辨率，17ns寫(xiě)周期，DAC轉換時(shí)間是30ns。FPGA接收到控制模塊的命令后從RAM中給D／A不斷的發(fā)送8位的二進(jìn)制數據，芯片通過(guò)自身內部一定的電路把前面發(fā)送的二進(jìn)制數據轉換成相應的電流，發(fā)送數據的時(shí)間是通過(guò)該芯片的技術(shù)資料中的時(shí)序圖來(lái)控制的，每一個(gè)CS的寫(xiě)周期是t3+t7=19ns，中間轉化是t7+t8=29ns。當再來(lái)一個(gè)有效信號時(shí)數據就被讀出，當寫(xiě)信號有效時(shí)又開(kāi)始寫(xiě)入新的數據從而往復循環(huán)。
從AD5424輸出的電流通過(guò)下拉電阻轉換成電壓，經(jīng)過(guò)第一個(gè)運放使電壓跟隨起到加強信號的作用，假設輸出的電壓是VLF353，通過(guò)第二個(gè)運放實(shí)現放大，第二個(gè)電路實(shí)際是一個(gè)負反饋的電路，通過(guò)公式
可得把VLF353放大了兩倍，最后實(shí)現輸出，從而完成了從D／A到調理信號，再到輸出這一過(guò)程。轉化后的電壓需要4路同時(shí)輸出，一共有四種信號，所以采用ADG706這款芯片實(shí)現16路信號選擇。FPGA給ADG706發(fā)送命令控制什么時(shí)間選擇哪一路開(kāi)關(guān)導通。每一個(gè)從模擬開(kāi)關(guān)出來(lái)的電壓都需要通過(guò)濾波器模塊，這里用到的是OPA4340這款芯片，同時(shí)在每一個(gè)輸出后面加入一個(gè)電容以便保證電壓連續輸出。
在整個(gè)系統中每一個(gè)芯片都需要電源的供電，而每個(gè)芯片所需要的電壓也不一樣，根據需要電源模塊從外界引入一個(gè)5 V的電壓通過(guò)TPS70358芯片轉換成3．3V和2．5V，通過(guò)SPX3819M5-L-1-5芯片把5 V轉化成1．5V。
3 軟件設計
這個(gè)軟件的整體設計如圖2所示，主要分為五大模塊：除法模塊、分頻模塊、控制模塊、D／A模塊和多路模擬模塊這五部分。每一個(gè)模塊都有一定的功能，是一級一級實(shí)現的，軟件的整體功能是達到波形的多路輸出，頻率可調的功能。本文引用地址：http://dyxdggzs.com/article/191010.htm
由于芯片的限制，在該芯片中寫(xiě)入的程序時(shí)不能有除法運算，但是在這里為了選擇頻率必須用到除法，所以在寫(xiě)入程序前先寫(xiě)入一個(gè)除法程序模塊；由于要輸出的是多路信號，為了實(shí)現這一設計要求通過(guò)控制D／A和多路模擬開(kāi)關(guān)兩個(gè)芯片的時(shí)鐘，使得他們在時(shí)鐘上不同步，D／A輸出的模擬信號在四個(gè)輸出口都可以輸出，由于肉眼識別的時(shí)間差異可以達到四路同時(shí)輸出這一效果。在圖3中LOAD是除法模塊中的使能端高電平有效，B[8．．0]是控制頻率的，SWITCH[1．．0]是選擇輸出波形的，這三個(gè)都是輸入端，輸出端是兩個(gè)，ADGDATA[3．．0]和DATA[7．．0]，前面是多路模擬開(kāi)關(guān)的輸出信號，后面是DA的輸出信號，從圖中可以看出DA輸出一個(gè)信號的時(shí)候多路模擬開(kāi)關(guān)不斷的在四個(gè)開(kāi)關(guān)口選通。
評論