PCI總線(xiàn)從設備接口的CPLD實(shí)現

摘要 提出了一種PCI總線(xiàn)從設備的CPLD實(shí)現方法。該方法遵從PCI規范2．2版，實(shí)現了資源自動(dòng)配置并且支持數據突發(fā)傳輸。試驗證明該方法的有效性，其突發(fā)傳輸速率可達20 MB·s-1。
關(guān)鍵詞 PCI總線(xiàn)；從設備接口；CPLD

近年來(lái)隨著(zhù)計算機技術(shù)的發(fā)展，PCI局部總線(xiàn)已逐步取代ISA總線(xiàn)成為家用電腦的標準總線(xiàn)。PCI總線(xiàn)具有總線(xiàn)主控能力，在33 MHz時(shí)鐘的工作條件下，突發(fā)傳輸速率峰值可達132 MB·s-1；其次它擁有獨立的配置空間，可實(shí)現即插即用。這些優(yōu)點(diǎn)使得PCI總線(xiàn)在數據采集、嵌入式系統和測控等領(lǐng)域得到廣泛應用。
實(shí)現PCI總線(xiàn)協(xié)議目前主要有專(zhuān)用接口芯片和CPLD實(shí)現兩種方式。專(zhuān)用接口芯片使用簡(jiǎn)單方便、工作穩定可靠，但往往具體應用中只用到部分功能，并且需要可編程邏輯配合使用，這樣不僅浪費專(zhuān)用芯片的資源，而且也增加了電路板面積。采用Complex Programmable Logic Device(CPLD)實(shí)現突出的優(yōu)點(diǎn)就在于其靈活的可編程性，這使得硬件電路的升級只需改進(jìn)軟件就可實(shí)現，大大提高了硬件平臺的通用性；此外CPLD內部有豐富的邏輯資源，可將用戶(hù)控制邏輯和PCI接口邏輯在同一塊芯片中實(shí)現，這樣不僅充分利用了邏輯資源，還能使系統設計顯得更加緊湊。
文中主要介紹了采用CPLD實(shí)現32 bit 33 MHzPCI從設備接口的設計方法，該從設備接口模塊遵從PCI規范2．2版，實(shí)現了資源的自動(dòng)配置，支持突發(fā)傳輸，并為用戶(hù)提供了一個(gè)簡(jiǎn)單的接口。設計完成后配置到一塊PCI開(kāi)發(fā)板上的CPLD中，系統工作穩定、可靠，驗證了該設計方法的工程可行性。

1 PCI總線(xiàn)協(xié)議簡(jiǎn)介
一個(gè)PCI系統中，如果某設備取得了總線(xiàn)控制權，就稱(chēng)其為主設備；而被主設備選中以進(jìn)行通信的設備稱(chēng)為從設備或目標設備。PCI接口信號線(xiàn)共有100根，分為系統信號、仲裁信號、接口控制信號、地址／數據線(xiàn)、錯誤報告信號、中斷信號等類(lèi)型，其中作為從設備至少需要47條信號線(xiàn)。表1中列出了從設備接口設計必需的接口信號及說(shuō)明。

一個(gè)完整的PCI總線(xiàn)交易過(guò)程如下：要發(fā)起數據交易的設備先置REQ#，在得到仲裁器的許可(GNT#)后，通過(guò)拉低FRAME#啟動(dòng)一個(gè)傳輸交易(TRA NSACTION)，并同時(shí)在A(yíng)D[31：0]總線(xiàn)上放置地址，在CBE[3：0]總線(xiàn)上放置命令。PCI總線(xiàn)上所有的設備都對此地址譯碼，被選中的從設備要置DEVSEL#有效以聲明自己被選中，同時(shí)對命令譯碼確定訪(fǎng)問(wèn)類(lèi)型。在接下來(lái)的數據期中，IRDY#和TRDY#分別表示主、從設備準備好。兩者同時(shí)有效，則在時(shí)鐘上升沿傳輸數據；主從雙方可以分別通過(guò)使IRDY#或TRDY#無(wú)效，在數據期中插入等待周期。數據傳輸結束前，主設備通過(guò)撤銷(xiāo)FRAME#并建立IRDY#標明只剩最后一組數據要傳輸，并在數據傳輸完后放開(kāi)IRDY#以釋放總線(xiàn)控制權。從設備也可以通過(guò)有效STOP#信號來(lái)請求終止傳輸，從設備斷開(kāi)連接有RETRY、DISCONNECT和ABORT3種情況，RETRY是由于數據傳輸的起始字節超過(guò)16個(gè)PCI時(shí)鐘周期引起的；DISCONNECT是由于在數據傳輸的非起始字節，從設備在8個(gè)時(shí)鐘周期里不能對主設備做出反應引起的；ABORT是由于目標設備發(fā)現嚴重錯誤或者不能完成數據請求，而使STOP#和DEVSEL#都無(wú)效來(lái)終止當前進(jìn)程。傳輸終止后總線(xiàn)進(jìn)入空閑狀態(tài)，等待下個(gè)PCI總線(xiàn)交易開(kāi)始。
表1中，#表示信號低電平有效，否則為高電平有效。IN表示標準的輸入信號，OUT表示標準的輸出驅動(dòng)信號，T／S表示雙向的三態(tài)輸入／輸出信號，S／T／S表示持續且低電平有效的三態(tài)信號，O／D表示漏極開(kāi)路信號。

2 PCI從設備接口的CPLD實(shí)現
設計的32 bit 33 MHz PCI從設備接口的內部結構框圖如圖1所示，由結構圖可以看出它主要由狀態(tài)機、配置空間、譯碼模塊、數據通道、奇偶校驗和重試模塊組成。PCI從設備接口實(shí)現的功能是將一個(gè)不符合PCI總線(xiàn)協(xié)議的設備橋接到PCI總線(xiàn)上，為計算機PCI總線(xiàn)和用戶(hù)應用之間傳輸數據提供一個(gè)數據通道。該從設備接口為用戶(hù)提供了一個(gè)簡(jiǎn)單的總線(xiàn)接口，特別適合PCI總線(xiàn)與32位SRAM或FIFO等高速存儲設備的橋接。