LVDS信號的PCB設計和仿真分析
加入技術(shù)交流群
2．1 PCB板疊層設計
使用Cadence16．3的SI工具進(jìn)行信號完整性的仿真。
設計采用6層板的疊層結構，經(jīng)過(guò)合理安排疊層厚度，通過(guò)Allegro計算，表面微帶線(xiàn)寬6 mil線(xiàn)間距6 mil時(shí)，阻抗理論計算值分別為103和99．4 Ω。符合阻抗控制要求。內層沒(méi)有走差分線(xiàn)，線(xiàn)寬設置為5 mil。本文引用地址：http://dyxdggzs.com/article/190197.htm
2．2 LVDS差分對的波形分析
LVDS信號線(xiàn)之間的等距是為保證兩者差分阻抗一致，減少反射。差分對的兩條線(xiàn)之間要保持平行，防止耦合共模干擾。在疊層設置中，保持平行是為了保持阻抗連續，否則會(huì )產(chǎn)生延遲和抖動(dòng)。通過(guò)S參數分析差分對阻抗(Differential Impedance)。從仿真如圖3所示，S11在0～3．0 GHz的頻域范圍內，其最劣化的指標為：-16．770 dB以下，S22(虛線(xiàn)的曲線(xiàn))也不劣于-17 dB。這說(shuō)明該差分對的差分阻抗連續性很好。
通過(guò)Hspice的IN，OUT仿真，可以看出差分對良好的對稱(chēng)性。
3 結束語(yǔ)
LVDS在航天軍工等方面具有廣泛的應用，但是由于信號完整性的問(wèn)題考慮不夠，經(jīng)常出現設計問(wèn)題，文中從基于LVDS的高速信號下載器的約束設計進(jìn)行論述，通過(guò)仿真研究，達到了設計目的。
評論