基于FPGA的寬帶數字信道化接收機的設計

現代電磁信號環(huán)境越來(lái)越復雜密集，要求電子戰接收機必須具有很寬的處理帶寬、高靈敏度、大動(dòng)態(tài)范圍、多信號并行處理和大量信息實(shí)時(shí)處理的能力。而數字信道化接收機不僅可以較好地滿(mǎn)足上述要求，還可實(shí)現監視信道內信號的全概率截獲。

數字信道化過(guò)程是寬帶數字接收機的核心，目前廣泛采用基于多相濾波的數字信道化結構。這種結構先用高速的模數轉換器（A／D）進(jìn)行數據采樣，得到的高速數據流經(jīng)抽取降低數據速率后進(jìn)入多相濾波器組，該濾波器組是由一個(gè)原型濾波器調制到多個(gè)支路?，F場(chǎng)可編程門(mén)陣列（FPGA）中豐富的乘法器、鎖存器及數字信號處理算法IP核等資源，可以非常靈活地實(shí)現寬帶數字信道化接收處理算法。本文采用基于多相濾波器的結構實(shí)現了一種高效高速的寬帶數字信道化接收機，并在A(yíng)ltera公司的EP3SE110F1152C4上綜合實(shí)現，輸出載頻、相位信息。

1 信道化接收機的基礎理論

1.1 信道劃分

為建立實(shí)信號多信道接收機的數學(xué)模型，首先，對實(shí)信號的數字譜作如下信道劃分：

式（1）中，ωk為第k信道的歸一化中心角頻率；K為劃分信道數。圖1給出對應k=8時(shí)，實(shí)信道的頻譜分配情況。需要指出的是由于實(shí)信號的頻譜是對稱(chēng)的，所以只有4個(gè)獨立的信道。

圖1 實(shí)信號的信道劃分示意圖

采用上述方法進(jìn)行信道劃分有些頻點(diǎn)無(wú)法識別，為確保整個(gè)覆蓋帶寬內無(wú)盲區，信道的劃分選擇相鄰信道50％交疊，即擴大每個(gè)信道的處理帶寬，如圖2所示。

圖2 50％交疊的信道劃分示意圖

1. 2 多相濾波器組結構

本文采用高速高效數字信道化結構完成信道化接收，其數學(xué)模型如圖3所示。

圖3 高速高效數字信道化接收機結構圖

圖3中K為系統劃分的信道數，M為每個(gè)信道的抽取倍數且K=FM。H（n）為原型低通濾波器的單位沖擊響應，K個(gè)帶通濾波器都是通過(guò)該原型濾波器調制生成的，即均勻濾波器組的多相濾波分量。