基于EDA的數據傳輸系統的HDB3編碼器

3 HDB3編碼器的仿真

在此，以四連“0”的可能性通過(guò)如表1所列的多“0”消息代碼進(jìn)行分析，并利用EDA工具對VHDL源程序進(jìn)行編譯、適配、優(yōu)化、邏輯綜合與仿真。仿真結果顯示其完全可以達到編碼要求。其仿真圖如圖6所示。而將HDB3編碼硬件描述下載到CPLD或FPGA目標芯片中，然后連接好CC4052進(jìn)行實(shí)際應用測試(用示波器測得)的編碼波形如圖7所示。

4 結束語(yǔ)

將基于VHDL的HDB3編碼用在光纖通信系統中作為誤碼儀測試誤碼的HDB3轉換器，能滿(mǎn)足實(shí)際測試的需要。且運用基于VHDL的可編程芯片開(kāi)發(fā)技術(shù)將相關(guān)的信號處理電路進(jìn)行硬件描述，并用CPLD/FPGA技術(shù)實(shí)現數字通信系統，不僅可以實(shí)現多種數字邏輯功能，而且可大大提高工作效率，減少電路設計的時(shí)間和可能發(fā)生的錯誤，同時(shí)也可降低開(kāi)發(fā)成本。