基于FPGA的數字三相鎖相環(huán)優(yōu)化設計

摘要：數字三相鎖相環(huán)中含有大量乘法運算和三角函數運算，占用大量的硬件邏輯資源。為此，提出一種數字三相鎖相環(huán)的優(yōu)化實(shí)現方案，利用乘法模塊復用和CORDIC算法實(shí)現三角函數運算，并用Vetilog HDL硬件描述語(yǔ)言對優(yōu)化前后的算法進(jìn)行了編碼實(shí)現。仿真和實(shí)驗結果表明，優(yōu)化后的數字三相鎖相環(huán)大大節省了FPGA的資源，并能快速、準確地鎖定相位，具有良好的性能。
關(guān)鍵詞：FPGA；三相鎖相環(huán)；乘法復用；CORDIC

0 引言
在PWM整流器、不間斷電源(UPS)、有源電力濾波器(APF)等需要并網(wǎng)的電力電子裝置控制中，獲得電網(wǎng)電壓的相位是系統控制的前提。一般都采用鎖相環(huán)PLL來(lái)獲取電網(wǎng)電壓的相位。三相電網(wǎng)電壓可能存在三相不平衡，電壓有諧波、頻率、相位突變。為了全面反映電網(wǎng)電壓的真實(shí)狀況，采用三相鎖相環(huán)來(lái)鎖定電網(wǎng)電壓相位角，而且三相鎖相環(huán)的抗干擾能力更強。采用現場(chǎng)可編程門(mén)陣列(FPGA)，并以硬件方式實(shí)現三相鎖相環(huán)，可充分體現FPGA硬件的高速性，且不受CPU資源的制約。
本文對數字三相鎖相環(huán)的系統原理和算法實(shí)現進(jìn)行了研究，并對三相鎖相環(huán)在FPGA中實(shí)現的算法進(jìn)行了優(yōu)化設計。通過(guò)采用乘法模塊復用和基于坐標旋轉數字式計算機(CORDIC)的算法計算含有三角函數的坐標轉換模塊，節省了數字三相鎖相環(huán)實(shí)現所需的硬件開(kāi)銷(xiāo)。用硬件描述語(yǔ)言Verilog HDL設計出了整個(gè)三相鎖相環(huán)系統。該三相鎖相環(huán)在以Altera公司芯片CyconeⅡEP2C15AF256C8為主芯片的實(shí)驗板上進(jìn)行了驗證。

1 三相鎖相環(huán)的基本原理
1．1 鎖相環(huán)基本原理
鎖相環(huán)一般由鑒相器(PD)、環(huán)路濾波器(LF)、壓控振蕩器(VCO)組成。鎖相環(huán)是一個(gè)相位反饋系統。鑒相器把周期性的輸入信號與VCO反饋來(lái)的相位信號進(jìn)行比較，得到一個(gè)相位誤差；誤差經(jīng)環(huán)路濾波器進(jìn)行濾波，環(huán)路濾波器的輸出被用作控制信號送入VCO，用來(lái)消除輸入、輸出信號的相位差。
1．2 三相鎖相環(huán)的結構與原理
三相鎖相環(huán)的拓撲結構如圖1所示。

數字三相鎖相環(huán)的關(guān)鍵模塊是矢量控制中的2個(gè)系統變換：從a-b-c三相靜止坐標到α-β兩相靜止坐標的Clarke變換(C32)和從α-β兩相靜止坐標到d-q兩相旋轉坐標(基波同步速為ω0)的Park變換(Cdq)：