基于FPGA的24點(diǎn)離散傅里葉變換結構設計
加入技術(shù)交流群
2 基于FPGA的24點(diǎn)DFT設計
為簡(jiǎn)化設計，假設所設計24點(diǎn)DFT模塊輸入／輸出信號均為24路并行信號。如圖1所示，采用Good—Thomas映射算法，可將24點(diǎn)DFT分解成3個(gè)8點(diǎn)DFT和8個(gè)3點(diǎn)DFT模塊構成。由于ISF10．1軟件提供的FFT IP核模塊輸入／輸出信號均為串行形式，并且每一個(gè)時(shí)刻3個(gè)8點(diǎn)FFT IP核模塊輸出的數據恰為1個(gè)3點(diǎn)DFT的輸入信號。因此，為進(jìn)一步節約資源，提出一種適合FPGA實(shí)現的24點(diǎn)DFT實(shí)現結構，如圖2所示。相對于圖1，改進(jìn)后的24點(diǎn)DFT只需要3個(gè)8點(diǎn)FFT IP核模塊和1個(gè)3點(diǎn)DFT模塊，從而能夠大幅節約資源。同時(shí)，只需相應修改FFT IP核模塊相應參數以及串并轉換和并串轉換的路數，就可以實(shí)現長(cháng)度為N=3×2n點(diǎn)的DFT。本文引用地址：http://dyxdggzs.com/article/189832.htm
時(shí)可以采用兩個(gè)實(shí)數乘法器實(shí)現，因此設計的3點(diǎn)DFT僅需要兩個(gè)實(shí)數乘法器，從而節約了乘法器資源。同時(shí)，該結構采用流水線(xiàn)操作方式，也提高了實(shí)現效率。
評論