基于FPGA的幀同步提取方法的研究

在可靠的通信系統中，要保證接收端能正確解調出信息，必須要有一個(gè)同步系統，以實(shí)現發(fā)送端和接收端的同步，因此同步提取在通信系統中是至關(guān)重要的。一個(gè)簡(jiǎn)單的接收系統框圖如圖1所示。

本文介紹一種基于現場(chǎng)可編程門(mén)陣列(FPGA)的同步方案。FPGA是與傳統PLD不同的一類(lèi)可編程ASIC，它是將門(mén)陣列的通用結構與PLD的現場(chǎng)可編程特性結合于一體的新型器件，最早由美國Xilinx公司于1985年推出。FPGA具有集成度高、通用性好、設計靈活、開(kāi)發(fā)周期短、編程方便、產(chǎn)品上市快捷等特點(diǎn)，它的門(mén)數可達100萬(wàn)門(mén)以上。近年來(lái)，FPGA在系統的硬件設計方面得到了廣泛的應用。

1 同步序列碼

本文介紹的幀同步提取是在每一幀的前面加擴頻碼，該擴頻碼必須具有良好的自相關(guān)性和互相關(guān)特性。表1是m序列碼和Gold系列碼的性能比較，從表中可以看出，m序列碼的自相關(guān)性和互相關(guān)特性要比Gold系列碼好得多，m序列碼作為同步頭具有較強的抗干擾能力和較低的截獲概率，而且長(cháng)的m序列更容易在一定的強噪聲中被提取，這樣就能夠充分保證數據的正常通信。因此相對于Gold系列碼來(lái)說(shuō)，m序列碼更適合于作為同步頭。本文的同步序列碼指的是M序列碼，M序列碼是由m序列碼得到的，即在相應的m序列碼后補零，用以實(shí)現PN碼的相等匹配，因為對應m序列碼來(lái)說(shuō)，1的個(gè)數總是比0的個(gè)數多一個(gè)。 利用相關(guān)法，在同步頭沒(méi)有來(lái)臨之時(shí)，其相關(guān)峰比較低;如果數據中的同步頭和本地同步頭完全對齊，那么就能夠出現大的相關(guān)峰值，但這個(gè)峰值可能不會(huì )達到理論值，這是因為在數據傳輸中，數據流包括同步頭都要受到噪聲的干擾。因此，同步提取還要看同步是在一個(gè)什么樣的噪聲環(huán)境中才能良好工作。本文介紹的是長(cháng)度為128的M序列碼作為同步頭的同步提取方法。之所以取長(cháng)度為128的PN碼作為同步信息，一方面是考慮到同步提取的復雜性要求同步信息不能太長(cháng)，另一方面是要滿(mǎn)足相關(guān)峰值盡可能的大，長(cháng)度為128的PN碼可以提供21dB的處理增益，這使得在一定的噪聲背景下仍然可以提取到相關(guān)峰值。 圖2是在信噪比為0dB下的相關(guān)情況?？梢钥闯鲈?dB下長(cháng)度為128的M序列碼作為同步頭的相關(guān)特性是良好的。圖3是在信噪比為-7dB的情況下做的仿真?？梢园l(fā)現，由噪聲所產(chǎn)生的相關(guān)峰增高，有超過(guò)最高相關(guān)峰的趨勢。經(jīng)過(guò)實(shí)驗，信噪比繼續降低時(shí)，真正的相關(guān)峰就會(huì )被噪聲所產(chǎn)生的相關(guān)峰淹沒(méi)，這樣就不能提取出相關(guān)峰。因此，同步提取要考慮噪聲的影響。