基于FPGA的幀同步提取方法的研究

對應128長(cháng)的同步頭，一個(gè)碼元采樣8個(gè)點(diǎn)，經(jīng)I、Q分路，每一正交路為4個(gè)點(diǎn)，每一路上為128×4=512個(gè)樣點(diǎn)。采用并行處理，在數據來(lái)到之時(shí)，分成四路，每一路做一個(gè)匹配濾波器，這樣可以直接由每個(gè)碼元對應的樣點(diǎn)組成匹配濾波器。將四個(gè)匹配濾波器產(chǎn)生的相關(guān)值比較出最大值，再和后邊門(mén)限比較，超過(guò)門(mén)限，即作為同步信號。同步提取的流程如圖5所示。

3 仿真結果

同步相關(guān)峰的仿真(利用Quartus2.1軟件)如圖6和圖7所示，clk是輸入時(shí)鐘，in是輸入數據，sclr是清零信號，out是輸出信號。

用Quartus2.1軟件編譯適配，一片APEX EP20K400EBC652-1XEP20K400EBC652-1X只用了百分之三十的邏輯單元就可以實(shí)現同步提取。

一個(gè)完整的幀同步系統的工作狀態(tài)包括兩種，即捕獲狀態(tài)和鎖定狀態(tài)，并且在一定條件下使它們互相間能自動(dòng)切換。當幀同步信號捕捉到時(shí)，幀同步系統應立即由捕捉狀態(tài)轉換到鎖定狀態(tài)。同步提取完成后，只是完成了初始同步，即同步捕獲，還要進(jìn)行同步鎖定，以防止假同步和漏同步的發(fā)生。限于篇幅，這兒僅僅討論了初始同步的實(shí)現。 通過(guò)對幀同步提取的FPGA實(shí)現可以看出，補碼配對相減匹配濾波法是一個(gè)很有效的方法。它提供了一種將擴頻碼作為同步信息進(jìn)而實(shí)現幀同步提取的方法，并且在很大程度上節約了FPGA的內部資源。這兒只是介紹了M序列碼作為同步頭的實(shí)現方案，對于m序列碼作為同步頭的實(shí)現，只要稍微做一下修改，即加一些相應的延時(shí)單元就可以實(shí)現。