軟核、固核、硬核在FPGA中的概念分析

從IP核的提供方式上，通常將其分為軟核、固核和硬核這3類(lèi)。從完成IP核所花費的成本來(lái)講，硬核代價(jià)最大;從使用靈活性來(lái)講，軟核的可復用使用性最高。

1. 軟核(Soft IP Core)

軟核在EDA 設計領(lǐng)域指的是綜合之前的寄存器傳輸級(RTL) 模型;具體在FPGA 設計中指的是對電路的硬件語(yǔ)言描述，包括邏輯描述、網(wǎng)表和幫助文檔等。軟核只經(jīng)過(guò)功能仿真，需要經(jīng)過(guò)綜合以及布局布線(xiàn)才能使用。其優(yōu)點(diǎn)是靈活性高、可移植性強，允許用戶(hù)自配置;缺點(diǎn)是對模塊的預測性較低，在后續設計中存在發(fā)生錯誤的可能性，有一定的設計風(fēng)險。軟核是IP 核應用最廣泛的形式。

2. 固核(Firm IP Core)

固核在EDA 設計領(lǐng)域指的是帶有平面規劃信息的網(wǎng)表;具體在FPGA 設計中可以看做帶有布局規劃的軟核，通常以RTL 代碼和對應具體工藝網(wǎng)表的混合形式提供。將RTL 描述結合具體標準單元庫進(jìn)行綜合優(yōu)化設計，形成門(mén)級網(wǎng)表，再通過(guò)布局布線(xiàn)工具即可使用。和軟核相比，固核的設計靈活性稍差，但在可靠性上有較大提高。目前，固核也是IP 核的主流形式之一。

3. 硬核 (Hard IP Core)

硬核在EDA 設計領(lǐng)域指經(jīng)過(guò)驗證的設計版圖;具體在FPGA 設計中指布局和工藝固定、經(jīng)過(guò)前端和后端驗證的設計，設計人員不能對其修改。不能修改的原因有兩個(gè)：首先是系統設計對各個(gè)模塊的時(shí)序要求很?chē)栏?，不允許打亂已有的物理版圖;其次是保護知識產(chǎn)權的要求，不允許設計人員對其有任何改動(dòng)。IP 硬核的不許修改特點(diǎn)使其復用有一定的困難，因此只能用于某些特定應用，使用范圍較窄。