基于雙核Nios II系統的數字預失真器設計

3系統功能驗證

本實(shí)驗中采用的功放的中心頻率為710 MHz，線(xiàn)性增益為43 dB，1 dB壓縮點(diǎn)為-8.5 dBm;DPD模型的多項式階數為3，記憶深度為2，輸入到PA的測試信號是具有5 MHz帶寬的WCDMA信號。

通過(guò)圖4和表3可見(jiàn)，WCDMA信號在未加入DPD前，其鄰道頻譜干擾嚴重，ACPR只有19 dB.但加入DPD后，信號的帶外雜散信號得到抑制，且ACPR改善量在15 dB～20 dB之間。同時(shí)，加入DPD后系統的NMSE得到明顯改善，WCDMA信號帶內失真得到了控制。實(shí)驗測試表明，DPD的預失真效果理想，達到了預期設計目的。

本設計在FPGA芯片中實(shí)現了一個(gè)基于雙核Nios II的自適應數字預失真器(DPD)。該系統穩定可靠，能夠對功放的非線(xiàn)性進(jìn)行較好的補償，且能夠抑制信號經(jīng)過(guò)功放后的帶外頻譜滋生，同時(shí)提高了信號在帶內頻譜的平坦度。