基于FPGA的應力應變信號監測系統的研究設計

摘要：文中介紹了一種基于FPGA的多通道應力應變信號監測系統的設計方案，該系統的研究為一些大型建筑結構由于年代久遠而需要維護、維修提供客觀(guān)依據，主要闡述了前端信號采集電路硬件以及FPGA上各個(gè)控制模塊的設計，系統可以通過(guò)NiosⅡ軟核修改FPGA中的各項采樣參數，如采樣率、采樣通道數、起始通道等，來(lái)實(shí)現對不同對象的應變情況進(jìn)行實(shí)時(shí)監測，模擬實(shí)驗表明系統運行穩定可靠，采集精度高，具有很高的實(shí)用價(jià)值。
關(guān)鍵詞：FPGA；數據采集；應力應變；NiosⅡ

應力應變是一個(gè)物體受力后機構的變化情況，應變就是受力后產(chǎn)生的形變率，通過(guò)對應變進(jìn)行檢測，就可以知道物體的受力情況和形變情況。

1 設計思路
本文設計的應力應變檢測系統可以實(shí)現數據的采集、處理和存儲功能。整個(gè)系統主要由Altera公司的FPGA芯片CycloneII 2C35F672C6，MAX公司的ADC芯片MAX197，DAC 0832以及信號調理電路等外圍電路組成。系統硬件簡(jiǎn)圖如圖1所示。NiosⅡ軟核輸出控制信號，控制FPGA。當NiosⅡ軟核啟動(dòng)FPGA開(kāi)始數據采集后，FPGA通過(guò)MAX197控制模塊輸出通道地址給ADC芯片MAX197，FPCA控制DAC芯片輸出模擬量對這一通道的輸入量進(jìn)行粗調零。然后由FPGA控制ADC芯片MAX197進(jìn)行模數轉換。將轉換得到的12位數字量輸送給FPGA。在FPGA內部將12位數據進(jìn)行細調零等相應的數據處理，然后加上4位標明通道的數據送入FIFO中。當FIFO達到半滿(mǎn)時(shí)，NiosⅡ軟核將數據讀出進(jìn)行相應的處理，這時(shí)候整個(gè)數據采集的過(guò)程完成，如果數據出現異常，將異常數據通過(guò)數據發(fā)送單元(DTU)發(fā)送至監測中心，系統總體框圖如圖1所示。

3 A／D轉換器的選擇及電路連接
A／D轉換器是數據采集系統的核心器件，它的技術(shù)指標有采樣通道數目、輸入范同、輸入方式、采樣率、分辨率、精度、編碼寬度等，其中采樣率、分辨率、精度是A／D轉換器的3個(gè)重要指標，直接影響數據采集系統的精度。
3．1 采樣率的選擇
采樣率是指在單位時(shí)間內采集系統對模擬信號的采集次數。一個(gè)高采樣率可以再給定時(shí)間下采集更多數據，因此能更好的反映原始信號，但也并不是采樣率越高越好，如果采樣率太高，當然會(huì )得到完美的信號，但同時(shí)也會(huì )得到大量無(wú)用的數據，這將浪費寶貴的存儲空間，但如果采樣率太低，雖然節省存儲空間，將會(huì )得到一個(gè)無(wú)用的采集結果：波形看似正確，實(shí)際上是完全錯誤的。
3．2 分辨率的選擇
分辨率是指A／D轉換器所能分辨模擬輸入信號的最小變化量，它代表了數字值上的最低有效位1(LSB)，也稱(chēng)為編碼寬度。分辨率是由A／D轉換器的位數決定的，位數越大，分辨率就越高，信號范圍被分割成的區間數目就越多，輸入信號的細分程度就越高，因此能探測到的電壓變量就越小，這對于提高像FFT這樣的數學(xué)分析計算非常重要，但同時(shí)也意味著(zhù)更高的成本。A／D轉換器的位數常用的有8位、12位、14位、16位，甚至還有24位的。
過(guò)高的分辨率除了成本高，也會(huì )帶來(lái)其他的問(wèn)題：比如為獲得一個(gè)穩定的信號，A／D轉換需要更多的時(shí)間也就是說(shuō)，分辨率越高，A／D采樣越慢。
3．3 精度的選擇
精度反映了測量與實(shí)際信號值的接近程度，用％來(lái)表示，例如，一個(gè)具有0．1％系統精度的數據采集系統，測量一個(gè)理想的10V的電壓源。測量結果帶有0．1％的誤差，它可能顯示高至10．01V或低至9．99V的測量值。顯然精度越高，數據質(zhì)量也就越高，測量結果也就越加可信。
綜合上面幾個(gè)因素考慮，本系統的A／D轉換器選用MAX197，MAX197芯片是美國MAXIM公司近年的新產(chǎn)品，是多量程(±10V，±5V，0～10V，0～5V)、8通道、12位高精度的A／D轉換器。它采用逐次逼近工作方式，有標準的微機接口。三態(tài)數據I／O口用做8位數據總線(xiàn)，數據總線(xiàn)的時(shí)序與絕大多數通用的微處理器兼容。全部邏輯輸入和輸出與TTL／CMOS電平兼容。新型A／D轉換器芯片MAX197與一般A／D轉換器芯片相比，具有極好的性?xún)r(jià)比，僅需單一+5V供電，且外圍電路簡(jiǎn)單，可簡(jiǎn)化電路設計。