SoC芯片級功耗管理技術(shù)

當今的系統設計人員受益于芯片系統(SoC)設計人員在芯片級功耗管理上的巨大投入。但是對于實(shí)際能耗非常小的系統，系統設計團隊必須要知道，實(shí)際是怎樣進(jìn)行SoC功耗管理的。他們必須對整個(gè)系統進(jìn)行功耗規劃。他們必須針對最終用戶(hù)體驗到的系統使用模式建立精確的模型。這些都不是簡(jiǎn)單的任務(wù)，把所有這些方法合在一起也還不夠。系統設計人員必須要理解片內功耗管理過(guò)程以及系統其它部分之間的相互作用，或者，他們會(huì )發(fā)現，盡可能降低功耗會(huì )導致效率降低，甚至是嚴重的故障。

這些難題并不會(huì )隨時(shí)間變化而逐漸變得簡(jiǎn)單。芯片設計人員在提高能效方面嘗試了很多方法，提出了聽(tīng)起來(lái)非常激進(jìn)的想法。在今年的設計自動(dòng)化大會(huì )(DAC)的一次小組討論中，TI專(zhuān)家Clive Bittlestone說(shuō)：“有很多種方法，我們正在嘗試全部使用它們。芯片設計人員要盡可能降低功耗而忽略了回報，可能導致加重系統設計人員的工作。而對于節能，系統設計是一個(gè)新的前沿領(lǐng)域。Bittlestone承認：“在晶體管級，我們已經(jīng)達到了飽和。下一最關(guān)鍵的問(wèn)題是在系統級。”

SoC設計人員所做的工作

正如Bittlestone所建議的，SoC功耗管理技術(shù)所采用的方法一直在不斷增加。這包括一些很普通的方法，對管芯之外的任何東西都是透明的。但是，也有需要系統其它部分主動(dòng)參與的方法，有些對外部電路還會(huì )產(chǎn)生重要影響。

有幾種門(mén)級功耗管理方法，應用在IC設計流程中，對于系統設計人員而言是透明的。例如，對于基于單元設計的設計工具——至少一個(gè)FPGA品牌，可以在具有較大泄漏的高速單元和低泄漏電流慢速單元之間自動(dòng)進(jìn)行選擇。綜合工具可以分析邏輯，插入時(shí)鐘邏輯門(mén)，關(guān)斷任何寄存器的時(shí)鐘，使得在其工作周期中看不到明顯的數據變化。這類(lèi)方法能夠顯著(zhù)降低功耗，不需要來(lái)自系統其它部分的任何輸入，對性能也不會(huì )有任何影響。

其它方法則需要來(lái)自系統管理硬件或者軟件的大量幫助。一個(gè)例子是動(dòng)態(tài)電壓頻率調整(DVFS)。在DVFS中，軟件估算系統在某一模式下，模塊所需要的最佳性能。然后，軟件指導模塊——通常是CPU或者加速器，以足夠的時(shí)鐘頻率運行，滿(mǎn)足系統要求，而電壓則剛好滿(mǎn)足該頻率要求。同一原理更嚴格的方法是模塊級電源選通。在這個(gè)例子中，軟件確定目前還不需要模塊，切斷模塊的電源。

很顯然，這些方法需要系統軟件知道某一模式下系統的資源需求，例如 圖1 所示。這些知識要求兩類(lèi)很難獲得的信息：實(shí)際最終用戶(hù)將在系統中采用的使用模式，每一模式中的系統資源和性能要求。例如，用戶(hù)的智能電話(huà)要求蜂窩射頻和GPS接收器同時(shí)工作嗎?如果是，那么，GPS能夠進(jìn)入低功耗近似跟蹤模式，或者，它需要進(jìn)行恰當的實(shí)時(shí)糾正嗎?確定模塊在一定時(shí)間內需要以多快的速度運行——即使它可能會(huì )被關(guān)斷，這并不是一個(gè)簡(jiǎn)單的任務(wù)。

圖1.視頻/播放/錄像模式(頂部)、DVR回放模式(中間)，以及空閑模式(底部)所需要的系統資源。

除了上面的信息，系統設計人員必須理解SoC各種功耗模式的延時(shí)和開(kāi)銷(xiāo)成本。相對而言，這可能需要很長(cháng)的時(shí)間來(lái)改變CPU的時(shí)鐘頻率，使其能夠保持狀態(tài)，關(guān)斷，然后重新恢復。系統中的其他器件能夠承受這些延時(shí)嗎?當系統空閑時(shí)，CPU內核能夠關(guān)斷嗎，或者需要電源失效以及喚醒等監控功能嗎?

對于專(zhuān)用標準產(chǎn)品和微控制器，一般在數據表中很好的記錄了序列和延時(shí)信息。不一定記錄狀態(tài)改變時(shí)的能耗成本。即使有記錄，并不是一直能夠掌握SoC中的哪些模塊在一定時(shí)間內工作在哪一級。

SoC規劃人員提醒說(shuō)：“這些芯片非常復雜。會(huì )有很多不同的功耗管理方法同時(shí)在工作。坦白的說(shuō)，對于芯片而言最重要的方法是保密的——我們并沒(méi)有記錄它們。”

只要您使用供應商的參考設計，按照其設計人員提供的方法進(jìn)行工作，那么，朋友之間最好保持一些秘密。但是，如果您從基本芯片開(kāi)始設計，以創(chuàng )新的方式來(lái)使用芯片，那么，您可能會(huì )有些新發(fā)現。這些發(fā)現不一定是正面的。

要知道SoC哪一部分在工作，延時(shí)會(huì )變化多少，以及這對于系統行為意味著(zhù)什么等等，都是問(wèn)題。但是還有更棘手的問(wèn)題——片內功耗管理方法會(huì )通過(guò)電源線(xiàn)影響系統的其他部分。

電源線(xiàn)上的問(wèn)題

至少有三種方法，其復雜的功耗管理技術(shù)使得系統電源設計人員的工作日益復雜——排序問(wèn)題、大負載性能以及瞬變響應等。穩壓器等功率IC供應商采取了很多措施來(lái)處理所有這些問(wèn)題。但是，缺少參考設計時(shí)，系統設計團隊不得不既進(jìn)行探測又進(jìn)行設計。 讓我們首先看一下排序問(wèn)題。幾乎每一種較好的功耗管理技術(shù)都要求SoC有大量的獨立電壓域。任何具有多個(gè)電壓域的IC都要求電源線(xiàn)按照一定的順序冷啟動(dòng)，每次一個(gè)，或者互相跟蹤。實(shí)際上，某些器件即使是突然斷電時(shí)，也要求電源按照一定的順序進(jìn)行關(guān)斷。如果某些電壓域能夠工作在幾種不同的電壓下——正如DVFS或者其他電壓可調方案，排序可能與不同域之間內部電平移位器的狀態(tài)有關(guān)。一般而言，SoC設計人員采用了內部排序電路不讓系統設計人員了解復雜程度，但并不總是這樣。

原理上，滿(mǎn)足排序要求并沒(méi)有難度。Afshin Odabaee是Linear Technology公司µModule®電源產(chǎn)品的產(chǎn)品市場(chǎng)經(jīng)理，他指出，SoC多年以來(lái)一直要求進(jìn)行電源排序，大部分現代電壓穩壓器都有支持排序和跟蹤的引腳。市場(chǎng)上還有系統控制器產(chǎn)品，專(zhuān)門(mén)用于管理過(guò)程。

即使如此，完全滿(mǎn)足復雜的電源管理SoC的需求，就要求SoC供應商和電源組件供應商進(jìn)行密切的合作。但，還是會(huì )出現錯誤。在某些情況下，重要的SoC約束并沒(méi)有將其放到最終記錄中。對于系統中有多個(gè)SoC類(lèi)芯片的情況，還是需要系統設計人員為不同芯片集成電源參考設計，確定一個(gè)器件不會(huì )違反其他器件的排序要求。

第二個(gè)問(wèn)題與現代SoC功耗管理技術(shù)更直接相關(guān)一些，即，負載范圍。問(wèn)題是，需要大量的功耗管理工作，而且要工作的很好。低電壓軌的電流需求——例如，內核邏輯供電等，會(huì )變化很大，從休眠模式的幾百毫安到全功率模式時(shí)內部電路處理時(shí)鐘邏輯門(mén)和電源邏輯門(mén)的幾十安培。電壓穩壓器需要在整個(gè)范圍內提供足夠的穩壓和波紋。特別是電流需求非常低時(shí)，穩壓器必須非常高效，否則，將抵消SoC所規劃的低功耗。

Odabaee建議說(shuō)：“您必須定義大負載工作時(shí)的穩壓器。”他提醒說(shuō)，待機和全速電流輸出使得穩壓器判決非常復雜。傳統上，設計人員會(huì )選擇開(kāi)關(guān)穩壓器來(lái)高效滿(mǎn)足大電流負載，但是，會(huì )為低電流模式選擇線(xiàn)性穩壓器。Odabaee說(shuō)，作為更可行的解決方案，業(yè)界選擇了能夠跨過(guò)多個(gè)域的方法。在某些Linear Technology開(kāi)關(guān)穩壓器µModule器件中使用的一種方法是Burst Mode®工作。穩壓器在大電流輸出時(shí)正常工作，低負載時(shí)則切換到突發(fā)模式，控制器僅在偶然突發(fā)時(shí)工作。這樣，它提供了足夠的穩壓功能，同時(shí)有效的降低了自己的能耗，而且不需要復雜的多個(gè)開(kāi)關(guān)頻率。