基于FPGA的電機測速系統設計

摘要：研究的是基于FPGA的電機測速系統設計。該設計以有源晶振來(lái)產(chǎn)生時(shí)基信號，利用歐姆龍光電編碼器E682-CWZ6C360P／R將轉速信號轉變?yōu)轭l率信號，采用數碼管動(dòng)態(tài)顯示來(lái)顯示測量所得的數值。FPGA模塊的編寫(xiě)是基于A(yíng)ltera公司的Quartus II軟件進(jìn)行編寫(xiě)的，采用的芯片型號為EP2C5T144C8N。FPGA模塊是利用VHDL語(yǔ)言進(jìn)行編寫(xiě)，利用Quartus II軟件自帶的仿真軟件進(jìn)行仿真，通過(guò)觀(guān)察仿真波形來(lái)驗證模塊是否正確。本設計可以實(shí)現小數值的方波頻率測量和電機轉速測量。
關(guān)鍵詞：FPGA；電機測速；VHDL；模塊化設計

隨著(zhù)電子設備及電子產(chǎn)品逐漸向低功耗、小體積、多功能和快速更新的方向發(fā)展，使得電子設計自動(dòng)化(EDA)技術(shù)快速發(fā)展。由于成本和功耗的進(jìn)一步降低，在許多的領(lǐng)域運用到了可編程門(mén)陣列即FPGA，它在通信、儀器、網(wǎng)絡(luò )、數據處理、工業(yè)控制、軍事和航空航天等眾多領(lǐng)域有著(zhù)廣泛的應用。
現場(chǎng)可編程門(mén)陣列即FPGA(Field Programmable Gate Array)，是從EPLD、PAL、GAL等這些可編程器件的基礎上進(jìn)一步發(fā)展起來(lái)的。作為專(zhuān)業(yè)集成電路領(lǐng)域中的半定制電路而出現的FPGA，不但解決了定制電路的不足，而且克服了原有可編程器件因門(mén)電路數有限的而產(chǎn)生的缺點(diǎn)。FPGA的使用十分的靈活，同一片FPGA只要使用不同的程序就能夠達到不同的電路功能?，F在FPGA在通信、儀器、網(wǎng)絡(luò )、數據處理、工業(yè)控制、軍事和航空航天等眾多領(lǐng)域有著(zhù)廣泛的應用。隨著(zhù)成本和功耗的進(jìn)一步降低，將在更多的領(lǐng)域運用FPGA。
基于FPGA的電機測速系統設計，以Quartus II為設計平臺，采用硬件描述語(yǔ)言VHDL和模塊化設計的方式，并通過(guò)數碼管驅動(dòng)電路動(dòng)態(tài)顯示測量的結果。本設計具有外圍電路少，集成度高，可靠性強等特點(diǎn)，可以用來(lái)測量電機的轉速值。

1 外圍電路設計
傳感器將電機轉速的模擬信號轉換成數字脈沖信號送入FPGA模塊。同時(shí)由基準時(shí)鐘電路產(chǎn)生準確的時(shí)鐘信號和復位電路產(chǎn)生的復位信號送入FPGA模塊。再由FPGA模塊產(chǎn)生分頻電路、十進(jìn)制計數器電路、數據處理電路和顯示譯碼電路。由分頻電路將送入的基準時(shí)鐘信號進(jìn)行分頻，得到一個(gè)閘門(mén)信號，作為十進(jìn)制計數器的使能信號。數據處理電路的作用是將十進(jìn)制計數器得到的數據進(jìn)行相應的處理后，再送入顯示譯碼電路進(jìn)行轉換譯碼。電機測速系統的總體框圖如圖1所示。外圍電路分為：基準時(shí)基電路，復位電路，傳感器測量電路和顯示電路。

1．1 基準時(shí)基電路設計
基準時(shí)基電路采用50 MHz的有源晶振，3．3 V電源通過(guò)FB5接入有源晶振的VCC端口，同時(shí)通過(guò)C10和C11濾去高頻干擾信號。從OUT端口輸出50 MHz的時(shí)鐘信號。晶振電路如圖2所示。
1．2 復位按鍵的設計
按鍵作為嵌入式智能控制系統中人機交互的常用接口，我們通常會(huì )通過(guò)按鍵向系統輸入各種信息，調整各種參數或者發(fā)出控制指令，按鍵的處理是一個(gè)很重要的功能模塊，它關(guān)系到整個(gè)系統的交互性能，同時(shí)也影響系統的穩定性。在本次設計中，通過(guò)按鍵實(shí)現了FPGA模塊的手動(dòng)復位。復位按鍵如圖3所示。