基于FPGA的電機測速系統設計
加入技術(shù)交流群
1．3 傳感器電路的設計
若要測量轉速信號，需要先將其轉換為電信號，所以就需要用到光電脈沖傳感器。本次設計所選用的光電編碼器為歐姆龍編碼器E682-CWZ6C360P／R。
1．4 顯示電路的設計
在本次設計中我們用到的顯示電路如圖4所示。本文引用地址：http://dyxdggzs.com/article/189520.htm
由數碼管顯示電路可以知道，這是共陽(yáng)極數碼管。當在位選端SE1～SE4輸入低電平時(shí)，三極管導通，從而D1～D4接入高電平。由a到DP端輸入數碼管顯示碼，就可以得到我們所需要的數字，由位選端讓數碼管選擇導通。
2 FPGA模塊設計
FPGA模塊的設計主要是實(shí)現將由光電編碼器轉換得到的電信號轉換成轉速值，通過(guò)數碼管顯示。因此本次設計的模塊主要有分頻模塊、計數模塊、鎖存模塊、數據處理模塊和動(dòng)態(tài)顯示模塊等組成。
2．1 分頻模塊的設計
在本次設計中我們需要得到的是轉速值，而測量的根本原理就是將轉速信號轉換為頻率信號，同過(guò)測量頻率信號從而算出轉速值。由于外部時(shí)鐘提供的是50 MHz的時(shí)鐘信號，此信號送入FPGA模塊，通過(guò)程序將其進(jìn)行分頻，設計需要的是1 s的閘門(mén)脈沖，來(lái)統計被測信號的個(gè)數，從而計算出被測信號的頻率。
分頻模塊的設計流程圖如圖5所示。
2．2 四位十進(jìn)制計數
四位十進(jìn)制計數模塊是通過(guò)復位信號和閘門(mén)信號來(lái)控制模塊對外部被測信號的十進(jìn)制計數。當復位信號為高電平時(shí)，b1、b2、b3、b4四位計數信號都為0。當復位信號為低電平，并且閘門(mén)信號為高電平時(shí)，計數模塊開(kāi)始統計外部信號clk1的個(gè)數，b4為最高位，b1為最低位。
評論