超高速模數轉換器AD9224及其應用
加入技術(shù)交流群
圖2為AD9224的引腳圖,各引腳功能說(shuō)明如下：
1（CLK）：時(shí)鐘輸入;
2（BIT12）：數據輸出最低位LSB;
3～12（BIT11～2）：數據輸出;
13（BIT1）：數據輸出最高位MSB;
14（OTR）：數據溢出標志位;
15、26（AVDD）：＋5V模擬電源;
16、25（AVSS）：模擬地;
17（SENSE）：參考選擇;
18（VREF）：輸入參考選擇;
19（REFCOM）：通用參考（AVSS）;
20、21（CAPT、CAPB）：減噪管腳;
22（CML）：共模方式;
23（VINA）：模擬輸入（同相端）;
24（VINB）：模擬輸入（反相端）。
當輸入超出輸入范圍時(shí),OTR位的相應輸出結果如表1所列。
3 典型應用
3.1 模擬輸入范圍
AD9224可以在內部參考與外部參考方式下采用不同的電路設計來(lái)獲得靈活的模擬輸入范圍。其不同電路連接時(shí)的模擬輸入范圍見(jiàn)表2所列。
評論