基于CPLD的異步ASI/SDI信號電復接光傳輸設備的設計

圖4 時(shí)鐘恢復部分電路處理過(guò)程
解碼部分電路處理過(guò)程由圖5所示。通過(guò)圖5可以看到,由時(shí)鐘恢復芯片恢復出來(lái)的串行時(shí)鐘和串行數據輸入到解碼芯片,通過(guò)串/并轉換后輸出10位并行數據和27M的并行時(shí)鐘,以備下面FIFO電路的時(shí)鐘調整使用。具體各個(gè)工作模式下信號的時(shí)序圖見(jiàn)圖6。

圖5 解碼部分電路處理過(guò)程

圖6 各模式信號時(shí)序圖
FIFO部分電路處理過(guò)程如圖7所示。其中讀時(shí)鐘使用編碼電路恢復出來(lái)的27M并行時(shí)鐘,寫(xiě)時(shí)鐘使用本地的27M時(shí)鐘,通過(guò)調整實(shí)現經(jīng)過(guò)FIFO的10位并行信號與本地時(shí)鐘同步,為接下來(lái)輸入到CPLD進(jìn)行電復接做好準備。CPLD的電復接部分程序如下,其中2BP-S為復接程序,2BS-P為解復接程序。

圖7 FIFO部分電路處理過(guò)程
評論