LVDS信號原理和設計
加入技術(shù)交流群
LVDS：Low Voltage Differential Signaling，低電壓差分信號。
LVDS傳輸支持速率一般在155Mbps（大約為77MHZ）以上。
LVDS是一種低擺幅的差分信號技術(shù)，它使得信號能在差分PCB線(xiàn)對或平衡電纜上以幾百Mbps的速率傳輸，其低壓幅和低電流驅動(dòng)輸出實(shí)現了低噪聲和低功耗。
IEEE在兩個(gè)標準中對LVDS信號進(jìn)行了定義。ANSI/TIA/EIA-644中，推薦最大速率為655Mbps，理論極限速率為1.923Mbps。
1.1 LVDS信號傳輸組成
LVDS信號傳輸一般由三部分組成：差分信號發(fā)送器，差分信號互聯(lián)器，差分信號接收器。差分信號發(fā)送器：將非平衡傳輸的TTL信號轉換成平衡傳輸的LVDS信號。通常由一個(gè)IC來(lái)完成，如：DS90C031差分信號接收器：將平衡傳輸的LVDS信號轉換成非平衡傳輸的TTL信號。通常由一個(gè)IC來(lái)完成，如：DS90C032差分信號互聯(lián)器：包括聯(lián)接線(xiàn)（電纜或者PCB走線(xiàn)），終端匹配電阻。按照IEEE規定，電阻為100歐。我們通常選擇為100，120歐。
1.2 LVDS信號電平特性
LVDS物理接口使用1.2V偏置電壓作為基準，提供大約400mV擺幅。
LVDS驅動(dòng)器由一個(gè)驅動(dòng)差分線(xiàn)對的電流源組成（通常電流為3.5mA），LVDS接收器具有很高的輸入阻抗，因此驅動(dòng)器輸出的電流大部分都流過(guò)100Ω 的匹配電阻，并在接收器的輸入端產(chǎn)生大約350mV 的電壓。
電流源為恒流特性，終端電阻在100DD120歐姆之間，則電壓擺動(dòng)幅度為：3.5mA * 100 = 350mV ；3.5mA * 120 = 420mV 。
由邏輯“0”電平變化到邏輯“1”電平是需要時(shí)間的。
由于LVDS信號物理電平變化在0。85DD1。55V之間，其由邏輯“0”電平到邏輯“1”電平變化的時(shí)間比TTL電平要快得多，所以L(fǎng)VDS更適合用來(lái)傳輸高速變化信號。其低壓特點(diǎn)，功耗也低。
采用低壓技術(shù)適應高速變化信號，在微電子設計中的例子很多，如：FPGA芯片的內核供電電壓為2。5V或1.8V；PC機的CPU內核電壓，PIII800EB為1.8V；數據傳輸領(lǐng)域中很多功能芯片都采用低電壓技術(shù)。
1 LVDS信號介紹
LVDS：Low Voltage Differential Signaling，低電壓差分信號。
LVDS傳輸支持速率一般在155Mbps（大約為77MHZ）以上。
LVDS是一種低擺幅的差分信號技術(shù)，它使得信號能在差分PCB線(xiàn)對或平衡電纜上以幾百Mbps的速率傳輸，其低壓幅和低電流驅動(dòng)輸出實(shí)現了低噪聲和低功耗。
IEEE在兩個(gè)標準中對LVDS信號進(jìn)行了定義。ANSI/TIA/EIA-644中，推薦最大速率為655Mbps，理論極限速率為1.923Mbps。
1.1 LVDS信號傳輸組成
LVDS信號傳輸一般由三部分組成：差分信號發(fā)送器，差分信號互聯(lián)器，差分信號接收器。差分信號發(fā)送器：將非平衡傳輸的TTL信號轉換成平衡傳輸的LVDS信號。通常由一個(gè)IC來(lái)完成，如：DS90C031差分信號接收器：將平衡傳輸的LVDS信號轉換成非平衡傳輸的TTL信號。通常由一個(gè)IC來(lái)完成，如：DS90C032差分信號互聯(lián)器：包括聯(lián)接線(xiàn)（電纜或者PCB走線(xiàn)），終端匹配電阻。按照IEEE規定，電阻為100歐。我們通常選擇為100，120歐。
評論