新型BiCMOS集成運算放大器設計

為了提高運算放大器的驅動(dòng)能力，依據現有CMOS集成電路生產(chǎn)線(xiàn)，介紹一款新型BiCMOS集成運算放大電路設計，探討BiCMOS工藝的特點(diǎn)。在S-Edit中進(jìn)行“BiCMOS運放設計”電路設計，并對其電路各個(gè)器件參數進(jìn)行調整，包括MOS器件的寬長(cháng)比和電容電阻的值。完成電路設計后，在T-spice中進(jìn)行電路的瞬態(tài)仿真，插入CMOS，PNP和NPN的工藝庫，對電路所需的電源電壓和輸入信號幅度和頻率進(jìn)行設定調整，最終在W-Edit輸出波形圖。在MCNC 0.5μm工藝平臺上完成由MOS、雙極型晶體管和電容構成的運算放大器版圖設計。根據設計的版圖，設計出Bi-CMOS相應的工藝流程，并提取各光刻工藝的掩模版。

　　1 電路圖設計

　　本文基于MCNC 0.5 μm CMOS工藝線(xiàn)設計了BiCMOS器件，其集成運算放大器由輸入級、中間級、輸出級和偏置電路4部分組成。輸入級由CMOS差分輸入對即兩個(gè)PMOS和NMOS組成;中間級為CMOS共源放大器;輸出級為甲乙類(lèi)互補輸出。圖1為CMOS差分輸入級，可作為集成運算放大器的輸入級。NMOS管M1和M2作為差分對輸入管，它的負載是由NMOS管M3和M4組成的鏡像電流源;M5管用來(lái)為差分放大器提供工作電流。M1管和M2管完全對稱(chēng)，其工作電流IDS1和IDS2由電流源Io提供。輸出電流IDS1和IDS2的大小取決于輸入電壓的差值VG1-VG2。IDS1和IDS2之和恒等于工作電流源Io。假設M1和M2管都工作在飽和區，那么如果M1和M2管都制作在孤立的P阱里，就沒(méi)有襯偏效應，此時(shí)VTN1=VTN2=VT。忽略MOS管溝道長(cháng)度的調制效應，差分對管的輸入差值電壓VID可表示為：

　　M2管和M4管構成CMOS放大器，兩個(gè)管子都工作在飽和區，其電壓增益等于M2管的跨導gM2和M2，M4兩管的輸出阻抗并聯(lián)的乘積，即：

　　式(4)表明，CMOS差分放大器具有較高的增益。該增益隨電流的減少而增大;隨MOS管寬長(cháng)比的增加而增高;隨兩只管子溝長(cháng)高調制系數λ的減少而增加，所以設計時(shí)，應盡可能增加溝道長(cháng)度，減小λ值，以此來(lái)提高CMOS的增益。偏置電路用來(lái)提供各級直流偏置電流，它由各種電流源電路組成。圖2為加上偏置電路的CMOS差分放大器。

　　圖2中，M5管為恒流源，用于為差分放大器提供工作電流;M6和M7管為恒流源偏置電路，用于為M5提供工作電流。其中，基準電流為;

　　圖3為輸出級的最終結果，其中M6，M7，M10為偏置，Q4，Q5用來(lái)減小交越失真，Q1為輸出級的緩沖級。

上一頁(yè) 1 2 下一頁(yè)