高效率低諧波失真E類(lèi)RF功率放大器設計

　　引言

　　近年來(lái)，隨著(zhù)無(wú)線(xiàn)通訊的飛速發(fā)展，無(wú)線(xiàn)通信里的核心部分——無(wú)線(xiàn)收發(fā)器越來(lái)越要求更低的功耗、更高的效率以及更小的體積，而作為收發(fā)器中的最后一級，功率放大器所消耗的功率在收發(fā)器中已占到了60%～90%，嚴重影響了系統的性能。所以，設計一種高效低諧波失真的功率放大器對于提高收發(fā)器效率，降低電源損耗，提高系統性能都有十分重大的意義。

　　筆者采用了SiGe BiCMOS工藝實(shí)現了集成E類(lèi)功率放大器，其工作頻率為1.8GHz，工作電壓為1.5V，輸出功率為26dBm，并具有高效率和低諧波失真的特點(diǎn)，適用于FM/FSK等恒包絡(luò )調制信號的功率放大。為了達到設計目標，該功率放大器采用了一些特殊的方法，包括采用兩級放大結構，差分和互補型交叉耦合反饋結構。

　　E類(lèi)功率放大器

　　E類(lèi)功放工作原理

　　E類(lèi)功率放大器的特點(diǎn)是將晶體管作開(kāi)關(guān)管，相對于傳統的將晶體管用作電流源的A、B、AB類(lèi)功率放大器，具有更高的附加功率效率(PAE，power　added efficiency)。

　　圖1所示為理想E類(lèi)功率放大器的原理圖。其中，C為場(chǎng)效應管結電容和外接電容之和，ron為場(chǎng)效應管處于線(xiàn)性區時(shí)的漏源電阻。

　　圖1 E類(lèi)功放原理圖

　　當輸入電壓大于閾值電壓時(shí)，場(chǎng)效應管工作在線(xiàn)性區，相當于開(kāi)關(guān)閉合，由于漏源間電阻ron很小，因此VD近似為0;而當輸入電壓小于閾值電壓時(shí)，場(chǎng)效應管截止，相當于開(kāi)關(guān)斷開(kāi)，ID為0。此時(shí)，C開(kāi)始充電，引起VD增加，調諧網(wǎng)絡(luò )從VD中濾出基波，傳輸到負載電阻上。當開(kāi)關(guān)再次閉合時(shí)，有VD=0和dVD/dt =0，從而使得場(chǎng)效應管上的電壓和電流不同時(shí)出現，消除了由于充放電帶來(lái)的(1/2)CV2的損耗，晶體管理想效率達到100%。

　　除了高效率，E類(lèi)功放還有一個(gè)優(yōu)點(diǎn)就是功率可調節性，即在保證輸出效率的同時(shí)能較大范圍的調節輸出功率。因為場(chǎng)效應管相當于開(kāi)關(guān)，所以輸入電壓的幅值不會(huì )影響輸出功率的大小。同樣的，當場(chǎng)效應管處于三極管區時(shí)，漏源間的電阻ron上會(huì )有功率消耗PLOSS，這是E類(lèi)功放的最主要功率損耗。由于PLOSS與VD2成正比，我們可以將漏極效率表示為：

　　其中，C為常數。這樣，通過(guò)調節電壓保證一定的輸出功率，E類(lèi)功放就能保持較高效率。

　　存在問(wèn)題

　　E類(lèi)功放同樣也具有不少的局限性。例如，因為VD比VDD大上三倍左右，所以在設計的時(shí)候就必須考慮到擊穿電壓的影響，這樣會(huì )使得輸出的功率范圍有很大的局限性。此外，為了減少ron帶來(lái)的損耗，必須盡可能地增大寬長(cháng)比，但是晶體管的面積越大，就會(huì )造成柵極的電容越大，使得在輸入端需要更小的電感來(lái)進(jìn)行耦合，這會(huì )對輸入端信號提出更高的要求，很難通過(guò)BiCMOS工藝精確實(shí)現。而且大的柵漏電容會(huì )引起輸出端到輸入端的強反饋，這導致了輸入和輸出之間的耦合。最后，單端輸出電路每個(gè)周期都要向地或者硅襯底泄放一次大的電流，這可能會(huì )引起襯底耦合電流的頻率和輸入、輸出信號的頻率相同，從而在輸出端產(chǎn)生了錯誤的信號。

　　電路設計與改進(jìn)

　　圖2所示為兩級差分結構的功率放大器，其中M5、M8為第一級差分結構功率放大器，負責對第二級功率放大器提供大的驅動(dòng)電壓;M1和M2組成第二級差分功率放大器，而M6、M7和M3、M4分別構成了一、二級的交叉耦合正反饋結構。

　　圖2 兩級差分耦合功率放大器

　　差分結構

　　圖2所示的全差分結構能夠解決襯底耦合的影響。由于在差分結構中，雙端輸出每個(gè)周期會(huì )向地泄放兩次電流，由此使耦合電流的頻率成為信號電流的兩倍，這就消除了襯底耦合對信號的干擾。另外，在相同的電源電壓下，當提供相同的輸出功率時(shí)，全差分結構中流過(guò)每個(gè)開(kāi)關(guān)管的電流要比單端輸出小得多，所以在不增加開(kāi)關(guān)損耗的前提下，可以使用尺寸更小的晶體管，從而減小對輸入信號的要求。

　　LC振蕩器

　　為了減小ron帶來(lái)的損耗，并且提高開(kāi)關(guān)速度，通常M1和M2的寬長(cháng)比都會(huì )做得比較大，這樣一來(lái)就會(huì )對輸入端信號有更高的要求。

　　圖2所示的功率放大器采用了模式鎖定技術(shù)，即LC振蕩器結構，不僅進(jìn)一步降低了開(kāi)關(guān)管的尺寸，而且加快了開(kāi)關(guān)的轉換速度。由M3、M4構成的振蕩器中的交叉耦合部分，提供負阻來(lái)補償電感L1、L2所引起的損耗，并對輸入開(kāi)關(guān)管引入正反饋。這樣當LC振蕩器工作在功率放大器的輸入頻率時(shí)，由于其輸出端在M1和M2的漏極，會(huì )幫助輸入開(kāi)關(guān)管在盡可能短的時(shí)間完成“開(kāi)”和“關(guān)”狀態(tài)的變化，從而可以進(jìn)一步減小輸入開(kāi)關(guān)管的尺寸。通過(guò)調節LC振蕩器參數，使得輸出端以輸入頻率發(fā)生振蕩，從而加快開(kāi)關(guān)管的開(kāi)啟和關(guān)閉速度，達到減小開(kāi)關(guān)管寬長(cháng)比的目的。

　　此外，相對于采用單端口輸出結構的功率放大器，圖2所示的交叉耦合結構的功率放大器，在實(shí)際應用中會(huì )得到更低的總諧波失真(THD)。因為采用了全差分結構，在輸出端口會(huì )大幅度的削弱偶次諧波，所以在輸出諧波中奇次諧波占主要地位。

　　仿真結果與分析

　　本電路采用0.35μm SiGe BiCMOS的工藝進(jìn)行仿真，因為SiGe晶體管具有較高的截止頻率，符合工作頻率在1.8GHz的要求。此外，它與CMOS工藝有很好的兼容性，可以實(shí)現高集成度的芯片。

　　在Cadence上通過(guò)SpectreRF工具仿真后，得到輸出功率和附加功率效率(PAE)隨頻率變化曲線(xiàn)(如圖3所示)。當電源電壓為1.5V，在1.8GHz時(shí)，PAE達到最大值45.4%，漏極效率也達到最大值的66.2%，此時(shí)的輸出功率為26dBm。

　　圖3 PAE和輸出功率隨頻率變化曲線(xiàn)

　　由圖4還可看出，偶次諧波在輸出端中并不占主導地位，它被大大的削弱了，相比單端口功率放大器，該器件在諧波失真方面有較大的改善。當輸入頻率為1.8GHz，電源的輸出電流如圖5所示，通過(guò)計算可以得到電源的輸出功率為595.5mW。圖6所示為漏極電壓VD經(jīng)過(guò)調諧網(wǎng)絡(luò )后保留下的基次波部分波形，由此可以計算得到負載(50Ω)上的功率為394mW。

　　圖4 輸出端諧波

　　圖5 電源電流

　　圖6 輸出電壓波形