實(shí)用模擬BIST的基本原則

　　可以在模擬BIST的數字電路中使用全加法器，但很多情況下，用二進(jìn)制計數器可以更高效地實(shí)現均化。用簡(jiǎn)單的均化或減法都無(wú)法抑制掉非隨機的噪聲，例如來(lái)自鄰近同步邏輯或60 Hz電力線(xiàn)的干擾。不過(guò)，可以通過(guò)與干擾的同步采樣，或對干擾頻率作整數周期的積分，從而降低其影響。

　　為獲得成本效益，BIST電路必須有高于待測電路的成品率。對于數字BIST的情況，這種要求只是意味著(zhù)其面積必須小于待測電路面積。然而對于模擬BIST，這一原則還意味著(zhù)BIST必須在不影響成品率情況下，實(shí)現所需要的線(xiàn)性度、噪聲以及帶寬。在一項研究中，一個(gè)測試芯片上只有70%的小型模擬BIST電路可以實(shí)現所需要的測量精度。該BIST的成品率對SoC（系統單芯片）的影響等同于電路占整個(gè)SoC的30%情況。

　　使BIST的成品率高于待測模擬電路的最佳方式是盡可能減少BIST中的模擬電路數量，即使其數字化。通過(guò)在多個(gè)功能之間共享一個(gè)BIST電路，可以減少與BIST電路有關(guān)的面積。數字BIST可以很容易實(shí)現這一任務(wù)，但模擬BIST則相反，因為需要測試的功能之間存在差異性。這就是MadBIST建立的原因，這種方法由MF Ton er和Gordon W Roberts共同開(kāi)發(fā)。采用MadBIST時(shí)，一只DSP
DSP

　　dsp是digital signal processor的簡(jiǎn)稱(chēng)，即數字信號處理器。它是用來(lái)完成實(shí)時(shí)信號處理的硬件平臺，能夠接受模擬信號將其轉換成二進(jìn)制的數字信號，并能進(jìn)行一定形式的編輯，還具有可編程性。由于強大的數據處理能力和快捷的運行速度，dsp在信息科學(xué)領(lǐng)域發(fā)揮著(zhù)越來(lái)越大的作用。 [全文]

首先測試一只ADC然后才是DAC。MadBIST、ADC和DAC，然后再測試其它模擬電路。

　　采用共享分析塊有一個(gè)問(wèn)題，即將感興趣的模擬信號傳送給分析塊。完成這個(gè)工作一般采用模擬總線(xiàn)，但它們會(huì )帶來(lái)負載、噪聲和非線(xiàn)性，并且會(huì )減小帶寬。一種替代方法是在本地將信號轉換為某種數字表述，然后采用一個(gè)數字總線(xiàn)。

　　模擬BIST必須能夠采用基于規范的結構化測試。換句話(huà)說(shuō)，所做激勵與響應分析的結果，必須能與模擬電路的功能規范作校對，但它們也必須面向制造缺陷，幫助做診斷，并盡可能減少測試時(shí)間。面向缺陷的測試有助于完成這個(gè)任務(wù)，但一般不會(huì )嘗試使用仿功能測試。飛利浦（現在的恩智浦公司）在1995年首先在基于規范的傳統模擬測試與面向缺陷的測試之間做了一個(gè)公開(kāi)的行業(yè)對比。結論是：當設計規范有更大的裕度，并且過(guò)程得到良好的控制時(shí)，面向缺陷的測試能對相近的缺陷覆蓋實(shí)現更快的測試。另一方面，基于規范的測試對保持測試覆蓋和成品率都是必要的。

　　數字BIST天然地就采用一種仿功能的激勵，因為幾乎任何1和0的模式都能表示功能模式下的輸入信號，包括偽隨機數據。而為模擬電路提供一種仿功能激勵則可能復雜得多。偽隨機噪聲是一個(gè)誘人的模擬激勵，它能處理很多潛在的缺陷，并且易于生成。一只電阻
電阻

　　電阻，物質(zhì)對電流的阻礙作用就叫該物質(zhì)的電阻。電阻小的物質(zhì)稱(chēng)為電導體，簡(jiǎn)稱(chēng)導體。電阻大的物質(zhì)稱(chēng)為電絕緣體，簡(jiǎn)稱(chēng)絕緣體。 [全文]

和一只電容就可以對數字BIST中的LFSR輸出做濾波，產(chǎn)生一個(gè)模擬波形。乘法器和加法器可以將待測模擬電路的響應與其偽隨機輸入做交叉關(guān)聯(lián)。

　　另外一種更容易實(shí)現的方案是，將電路輸出端連接到輸入端，必要時(shí)增加增益或反相，從而將電路重新配置為一個(gè)振蕩器，并測量其振蕩頻率。這種技術(shù)具有面積效率。不幸的是，這兩種方案都被證明難以使用，因為測量對于噪聲和非線(xiàn)性都太不敏感，而診斷也不實(shí)用。

　　ATE廣泛采用一種線(xiàn)性斜坡與單音正弦波作為測試激勵，從而有效地測試ADC和DAC的線(xiàn)性度，并作診斷輔助。在片上產(chǎn)生一個(gè)純斜坡或正弦波的最強大方式是在一個(gè)循環(huán)移位寄存器中存儲一個(gè)周期性的sigma-delta碼流，不過(guò)這種方案可能需要數千個(gè)邏輯門(mén)，外加模擬濾波。所幸的是，一個(gè)激勵塊可能就足以應付一片SoC中的所有模擬功能，并且可以有效地將串行數字碼流送給芯片的各個(gè)區域。

　　激勵生成的最簡(jiǎn)單而有用的信號是一個(gè)數字方波，可以用它去測量一個(gè)步長(cháng)，或一個(gè)脈沖響應。令人驚訝的是，對于一個(gè)用于生成波形的采樣比較器來(lái)說(shuō)，精確DC電壓是一種困難的激勵或基準，除非求助于需要更多自測的模擬技術(shù)。對一個(gè)占空比可編程的數字波形做低通濾波，可以產(chǎn)生一個(gè)基本上是DC的波形，其平均電壓取決于占空比，并且在高開(kāi)關(guān)
開(kāi)關(guān)

　　開(kāi)關(guān)是最常見(jiàn)的電子元件，功能就是電路的接通和斷開(kāi)。接通則電流可以通過(guò)，反之電流無(wú)法通過(guò)。在各種電子設備、家用電器中都可以見(jiàn)到開(kāi)關(guān)。 [全文]

頻率時(shí)，平均電壓還取決于數字信號上升和下降時(shí)間的不匹配度。

　　降低開(kāi)關(guān)頻率，就降低了DC電壓對這種不匹配的敏感度，但增加了DC電壓的峰峰變動(dòng)。在模擬功能中（如穩壓器），增加有源低通濾波就可以減少這種噪聲。但采用這種方案的模擬BIST必須對濾波做測試。更適合于BIST的是在“高速模擬電路測試與驗證研討會(huì )”上剛剛演示的一種技術(shù)。

　　3.4 原則四

　　模擬BIST的最后原則是，必須通過(guò)與上下測試極限值的比較，將其結果輸出為一個(gè)數字測量值以及合格/不合格的比特。如果要將一個(gè)模擬的電壓結果送至片外做特性描述，它就可能遭到損壞，并且可能需要混合信號ATE。一個(gè)未在片上與極限值比較過(guò)的數字結果可能需要用ATE去捕捉和分析數字字，而不是單個(gè)比特，這就不能使用最常見(jiàn)的測試模式語(yǔ)言WGL（波形生成語(yǔ)言）和STIL（標準測試界面語(yǔ)言），以及很多低成本的測試儀。單有合格/不合格的結果將無(wú)法確定參數特性，也缺乏測量的可重復性，而這是設定測試極限的一個(gè)基本步驟。

　　了解了這些基礎原則，就明白，實(shí)用PLL BIST既沒(méi)有采用模擬電路，也沒(méi)有使用延遲線(xiàn)，因此它對噪聲的敏感度弱于待測PLL。例如，PLL必須每納秒生成一個(gè)低抖動(dòng)邊沿，并盡量減小抖動(dòng)的累積。但是，PLL BIST可以用一個(gè)預測試的低抖動(dòng)時(shí)鐘對邊沿作欠采樣，時(shí)鐘通過(guò)幾個(gè)數字反相器傳送，這些反相器有快速的轉換性能，盡量減少附加的抖動(dòng)。

　　如果沒(méi)有預測試的時(shí)鐘，則PLL可以對相同芯片上工作在一個(gè)略為異步頻率的其它PLL邊沿作采樣。獲得的抖動(dòng)測量結果是兩個(gè)抖動(dòng)水平之和；隨機抖動(dòng)不可能相互抵消。在一個(gè)直方圖中增加很多這類(lèi)采樣，可以降低寄生噪聲的影響，并且以與任何干擾相同速率采樣，可以進(jìn)一步降低這種影響。

　　4 模擬BIST的需求

　　過(guò)去15年來(lái)，很少有什么人提出的模擬BIST技術(shù)包含了上述所有原則。但所有這些原則都是BIST實(shí)用性與性?xún)r(jià)比的關(guān)鍵。開(kāi)發(fā)一種實(shí)用的模擬BIST已被證明有太高的挑戰性，但工程師們無(wú)疑將開(kāi)發(fā)出一些包含這 些原則的技術(shù)，因為對它們的需求在不斷增加。

　　SoC中正在加入更多的系統模擬功能，有更多的管腳數和門(mén)數，所有這些都推升了測試時(shí)間與測試成本。增加嵌入閃存會(huì )大大增加測試時(shí)間（遠不止一分鐘），從而絕對需要多址的測試，這種要求又推動(dòng)了對低管腳接入以及更多模擬測試資源的需求。

　　阻止采納模擬BIS或任何其它新的模擬測試技術(shù)的最大障礙是，缺乏被行業(yè)接受的模擬故障模型。所幸的是，在2009年國際測試會(huì )議上一個(gè)小組討論結果是，一些討論成員表達了對開(kāi)發(fā)一種IEEE贊助的標準化模擬故障模型的興趣。小組成員還同意，在行業(yè)可以采用任*技術(shù)以前，更多的DFT（可測試設計）自動(dòng)化是必要的，這種情形已出現在IC的數字部分。只有當IC設計者采納了系統化的通用技術(shù)，可以測試一片IC上的多個(gè)功能時(shí)，EDA
EDA

　　電子設計技術(shù)的核心就是eda技術(shù)，eda是指以計算機為工作平臺，融合應用電子技術(shù)、計算機技術(shù)、智能化技術(shù)最新成果而研制成的電子cad通用軟件包，主要能輔助進(jìn)行三方面的設計工作，即ic設計、電子電路設計和pcb設計。eda技術(shù)已有30年的發(fā)展歷程，大致可分為三個(gè)階段。70年代為計算機輔助設計(cad)階段，人們開(kāi)始用計算機輔助進(jìn)行ic版圖編輯、pcb布局布線(xiàn)，取代了手工操作。80年代為計算機輔助工程(cae)階段。與cad相比，cae除了有純粹的圖形繪制功能外，又增加了電路功能設計和結構設計，并且通過(guò)電氣連接網(wǎng)絡(luò )表將兩者結合在一起，實(shí)現了工程設計。cae的主要功能是：原理圖輸人，邏輯仿真，電路分析，自動(dòng)布局布線(xiàn)，pcb后分析。90年代為電子系統設計自動(dòng)化(eda)階段。 [全文]

公司才會(huì )開(kāi)發(fā)自動(dòng)化方案。