多個(gè)AD9779TxDAC器件的同步

簡(jiǎn)介

　　AD9779 TxDAC的DAC輸出采樣速率最高可達1 GSPS.在某些應用中，例如需要波束導引的應用，用戶(hù)可以同步多個(gè)AD9779.因此，當AD9779以接近最高速度工作時(shí)，TxDAC時(shí)序特性變得至關(guān)重要。

　　本應用筆記不討論AD9779運作涉及到的全部細節。若要全面了解其內部數字引擎，用戶(hù)應參閱AD9779數據手冊。本應用筆記擴展了SYNC_I的使用，使多個(gè)AD9779器件實(shí)現相同的REFCLK/DATACLK同步。

　　在傳統的插值TxDAC中，當DAC采用DAC輸出采樣速率時(shí)鐘驅動(dòng)時(shí)，會(huì )產(chǎn)生兩個(gè)問(wèn)題。第一，可能難以確定輸入數據在哪一個(gè)DACCLK沿鎖存。多數DAC解決這一問(wèn)題的方法是提供一個(gè)DATACLK信號輸出，以指示輸入寄存器鎖存沿的位置。第二個(gè)問(wèn)題發(fā)生于用戶(hù)試圖同步多個(gè)TxDAC時(shí)，這是本應用筆記的主題。多個(gè)器件的DATACLK輸出并不保證同步，上電時(shí)僅靠器件本身不大可能實(shí)現同步。AD9779解決這一問(wèn)題的方法是為數據同步提供第二個(gè)時(shí)鐘，該時(shí)鐘稱(chēng)為SYNC_I,是AD9779的一路輸入，可以用來(lái)同步多個(gè)AD9779的輸入數據鎖存。

　　本應用筆記將詳細說(shuō)明用于同步多個(gè)AD9779器件的數字數據輸入的方法。DAC輸出的相位對齊通過(guò)設計保證，精度小于一個(gè)DACCLK輸出周期。然而，由于輸出延遲不匹配（室溫下及冷熱溫度下），多個(gè)DAC輸出的相位對齊可能存在細微的不一致，本應用筆記不討論這一問(wèn)題。

　　同步方案

　　同步多個(gè)AD9779 DAC有兩種方案。在第一種方案中，一個(gè)器件用作主器件，其余器件用作從器件。在第二種方案中，所有器件都是從器件。兩種方案具有相同的時(shí)序限制，不存在性能權衡。主/從模式和從模式的框圖分別如圖1和圖2所示。



圖1. 主/從SYNC_I/O分配



圖2. 從SYNC_I分配

同步詳解

　　工作中，差分時(shí)鐘信號驅動(dòng)所有主器件和從器件的AD9779 REFCLK輸入。REFCLK輸入接收器是一個(gè)高增益差分放大器，各差分輸入需要接近400 mV的共模輸入電平和至少400 mV p-p的擺幅。

　　如果選定了主器件，可以使能主器件的差分LVDS輸出信號，該信號稱(chēng)為SYNC_O+和SYNC_O?.通過(guò)寄存器0x07的位5,可以將SYNC_O設置為在DACCLK的上升沿或下降沿觸發(fā)。SYNC_O還有一個(gè)可編程的延遲，可以通過(guò)寄存器0x04的位0 （MSB）和寄存器0x05的位[7:4] （LSB）設置。SYNC_O通過(guò)將同步驅動(dòng)器使能位（寄存器0x07的位6）置1而使能。SYNC_O信號速度可以是REFCLK速度的整數除數，通過(guò)寄存器0x04的位[3:1]設置。主器件的REFCLK輸入和SYNC_O信號的可能時(shí)序情況如圖3所示。


圖3. DACCLK SYNC_O時(shí)序

　　SYNC_O驅動(dòng)器和SYNC_I接收器規定用于LVDS電平（參見(jiàn)AD9779數據手冊）。

　　驅動(dòng)多個(gè)AD9779器件的CMOS數字數據輸入的并行數字輸入總線(xiàn)在時(shí)間上應均衡。如果多條數據總線(xiàn)不均衡，可以利用AD9779的編程能力，通過(guò)DATA_CLOCK_DELAY（寄存器0x04的位[7:4]）以大約180 ps的增量偏移各AD9779的鎖存時(shí)間。AD9779無(wú)法補償單條數據總線(xiàn)中包含的位偏斜。

　　在所有AD9779器件上，SYNC_I、REFCLK輸入與CMOS數字輸入數據之間都存在建立保持關(guān)系。AD9779數據手冊的時(shí)序信息部分說(shuō)明了這些時(shí)序關(guān)系。

　　SYNC_O和SYNC_O_DELAY的推薦應用是利用SYNC_O_DELAY來(lái)均衡SYNC_I和REFCLK的時(shí)序，確保其時(shí)序關(guān)系有效。

　　SYNC_I具有其自己的可編程延遲，可以通過(guò)寄存器0x05的位0 （MSB）和寄存器0x06的位[7:4] （LSB）設置。SYNC_I_DELAY可以用于均衡不理想或者選用圖2所示電路的應用中。SYNC_I通過(guò)將同步接收器使能位（寄存器0x07的位7）置1而使能。

　　表1顯示了增量延遲SYNC_O_DELAY和SYNC_I_DELAY,這些延遲可以通過(guò)SPI寄存器設置。

表 1



圖4所示為用于同步多個(gè)AD9779的內部電路框圖。在可編程的延遲后，SYNC_I信號得到處理，使得對于SYNC_I的每個(gè)上升沿，只剩下一個(gè)長(cháng)度為DACCLK周期的脈沖。注意在這種情況下，DACCLK代表AD9779 DAC的內部采樣速率時(shí)鐘，它可以與REFCLK相同，具體取決于對AD9779的編程。長(cháng)度為DACCLK周期的該單一脈沖驅動(dòng)圖4中的5位分頻器的負載信號。分頻器延遲邏輯的5信號輸出代表所有插值速率的可能DATACLK信號，包括使能零填充的可能性。通過(guò)設置DACCLK偏移寄存器，圖4中的位1至位4可以DACCLK周期為增量進(jìn)行延遲。5位分頻器的內部時(shí)序、負載信號的影響和DACCLK偏移值如圖6所示。



圖4. AD9779多DAC同步電路框圖

　　邊沿檢測器還驅動(dòng)誤差檢測電路，圖5更詳細地顯示了該電路?？删幊陶`差檢測電路可以用來(lái)測量時(shí)序裕量，如果超出時(shí)序裕量，將產(chǎn)生中斷。