善用放大器進(jìn)行模擬IC極限性能設計優(yōu)化

標簽：模擬 電子 IT

數十年來(lái)，微波設計人員在設計中一直運用優(yōu)化方法來(lái)提高和集中電路的性能。得益于過(guò)去十年間開(kāi)發(fā)出的一些新技術(shù)，現在模擬IC設計人員也能夠很容易地建立并高效地在其設計上進(jìn)行優(yōu)化。

不同于以往的電路優(yōu)化器必需主要在批模式 (batch mode)下進(jìn)行單調冗長(cháng)的設置和運行，這些更新穎的解決方案是專(zhuān)門(mén)設計用來(lái)使電路設計創(chuàng )建階段的設置和交互式使用更加便捷輕松。雖然許多解決方案只包含一種算法，但有些工具現在可提供許多的優(yōu)化算法和方法，可根據問(wèn)題的實(shí)際情況和設計空間寬度來(lái)予以具體運用。其中許多算法是從一個(gè)用戶(hù)定義初始點(diǎn)開(kāi)始，在設計空間進(jìn)行搜索尋找局部最優(yōu)點(diǎn)。另外還有一些方法則能夠搜索整個(gè)設計空間尋找全局最優(yōu)點(diǎn)。

讓我們來(lái)分析一個(gè)應用實(shí)例，該例中模擬IC的要求是把中間寬帶信號放大到2GHz。作為一個(gè)運算放大器，這個(gè)IC總是用于閉環(huán)結構，在這些頻率下，實(shí)乃一個(gè)真正的挑戰。因此，信號通過(guò)放大器后的相移必須保持在最小。由于這種高頻要求，該放大器將采用60GHz硅鍺技術(shù)來(lái)實(shí)現。

這種放大器旨在滿(mǎn)足或超越帶寬和增益要求，同時(shí)把功率減至最小，并保持穩定性。的確，這些要求彼此間非常矛盾。單單滿(mǎn)足這些規格要求，設計人員就可能需要耗費數小時(shí)甚至數日的時(shí)間，更不用說(shuō)尋找最佳解決方案了。通常，為節省時(shí)間起見(jiàn)，設計人員不得不勉強接受一種沒(méi)有發(fā)揮設計最大潛力的勉強可接收的解決方案。而這正是優(yōu)化能真正發(fā)揮優(yōu)勢的地方。

除帶寬以外，還必須考慮到增益、功率和穩定性等其它要求。在本例中，電源抑制比和優(yōu)先直流偏移也都是優(yōu)化中的權衡因素。這些目標大部分為不均等約束條件，須小于或大于某一目標值或線(xiàn)段。

定義了測量參數之后，設定優(yōu)化目標就很容易了。用戶(hù)只需簡(jiǎn)單地挑選優(yōu)化進(jìn)程(optimization session)中需要的測量參數，并選擇是使其小于、大于還是等于某個(gè)值即可(適用的話(huà)，也可以是在某個(gè)頻率或時(shí)間范圍上的某個(gè)取值范圍)。

一旦這些目標、權值、設計參數和約束被定義好，優(yōu)化器就準備運行了。由于該放大器具有離散設計參數，故可以應用指針算法或隨機算法。本例中指針算法更適合，因為這種算法一般對仿真運行時(shí)間代價(jià)高昂的非線(xiàn)性問(wèn)題更有效。優(yōu)化器運行50次迭代后分析結果將發(fā)現，代價(jià)函數(cost function)得到充分改善。進(jìn)行最終調節之后，優(yōu)化器耗時(shí)30分鐘左右共運行100次迭代以進(jìn)一步優(yōu)化那些參數。

在這一點(diǎn)上，可通過(guò)細化目標權值來(lái)提高性能，代價(jià)是犧牲其它一些要求。而且，隨優(yōu)化進(jìn)程的繼續，某些設計參數的重要性降低，然后不再有用。再增加100次迭代運行/迭代加細，繼續優(yōu)化過(guò)程，最終得到總體權衡后的選項。這種交互作用對最大限度地實(shí)現優(yōu)化是至關(guān)重要的。該優(yōu)化進(jìn)程共需好幾個(gè)小時(shí)，但設計者確信能夠實(shí)現全面的權衡，使放大器的性能達到極限。