基于A(yíng)DS的接收機碼元同步算法實(shí)現
加入技術(shù)交流群
2、改變VCO的預設基本頻率
來(lái)仿真接受端時(shí)鐘偏差，VCO的敏感度S為1MHz/V。
仿真結果：
圖6 時(shí)鐘恢復環(huán)中誤差信號、環(huán)路濾波后的信號
圖6為從碼元同步模塊中測量出來(lái)的誤差信號、環(huán)路濾波后的信號。從圖中可得出，VCO根據反饋回來(lái)經(jīng)過(guò)濾波后的誤差信號（如圖6下）來(lái)實(shí)時(shí)調整采樣的頻率，直到VCO輸出時(shí)鐘頻率
等于2倍碼元速率為止，就達到了平衡狀態(tài)，此時(shí)定時(shí)誤差為零（如圖6上）。
圖7 不同碼元速率的鎖定過(guò)程
圖 7所示分別為1.8GHz采樣率，碼元速率720Mbps,初始偏差1MHz,信噪比20dB時(shí)碼元同步的鎖定情況；和0.9GHz采樣率，碼速率 360MHz，初始偏差1MHz ,信噪比20dB時(shí)碼元同步的鎖定情況。仿真證明這種碼元同步方法能夠正確生成碼元時(shí)鐘滿(mǎn)足高碼速要求，并且適應不同碼速率。能正確生成碼元時(shí)鐘滿(mǎn)足高碼速要求，并且適應不同碼速率。
| 測試環(huán)境 測試項目 | 無(wú)碼元同步模塊時(shí)誤碼率（BER） | 有碼元同步模塊時(shí)誤碼率（BER） | |
| 理想系統 | 4.554E-6 | 4.554E-6 | |
| 抖動(dòng) | 8.730E-5 | 9.039E-6 | |
接收時(shí)鐘偏差 | Bias=0.5MHz | 0.017 | 4.554E-6 |
| Bias=1MHz | 0.036 | 4.554E-6 | |
| Bias=1.5MHz | 0.041 | 4.554E-6 | |
| Bias=2MHz | 0.054 | 0.065 | |
| 抖動(dòng)和偏差 | 0.048 | 1.937E-5 | |
表1 仿真系統中的碼元抖動(dòng)、時(shí)鐘偏差時(shí)的誤碼率
通過(guò)上表說(shuō)明，如圖5所示的系統中，碼元同步模塊對于的信號的抖動(dòng)和接收端時(shí)鐘的頻率偏差有較強的糾正能力。抖動(dòng)為半個(gè)碼元長(cháng)度時(shí)，模塊將誤碼率從 1.730E-5降到了9.039E-6。對于時(shí)鐘的頻率偏差糾正能力尤為突出，達到3MHz的范圍（748.5MHz~~751.5MHz）內都可以鎖定。當同時(shí)加入碼元抖動(dòng)和時(shí)鐘偏差時(shí)，系統也表現出了較強的糾錯能力。
3 結束語(yǔ)
本文簡(jiǎn)要介紹了在ADS仿真器中，設計一個(gè)16QAM接收機的碼元同步模塊，以消除恢復時(shí)鐘偏差和I、Q兩路信號的不同步引起的碼元抖動(dòng)的問(wèn)題。并針對16QAM這種調制方式，提出了改進(jìn)的誤差提取算法。仿真顯示可以滿(mǎn)足不同速率下的接收機要求。
評論