TIP41C低頻大功率平面晶體管芯片設計

0 引言

　　TIP41C是一種中壓低頻大功率線(xiàn)性開(kāi)關(guān)晶體管。該器件設計的重點(diǎn)是它的極限參數。設計反壓較高的大功率晶體管時(shí)，首先是如何提高晶體管的反壓，降低集電區雜質(zhì)濃度NC。但由于電阻率ρC的增大，集電區體電阻上的電壓降會(huì )增大，從而使飽和壓降增大到不允許的程度。而減小 NC又會(huì )使空間電荷限制效應發(fā)生，從而造成大電流β的急劇下降。為解決上述矛盾，設計時(shí)一般采用外延結構。

　　事實(shí)上，TIP41C 低頻大功率平面晶體管在設計上應采用深擴散、厚基區、大面積寬電極等結構，管芯的縱向尺寸應比較厚，橫向尺寸應比較寬?？刂乒苄久娣e在2×2 mm2左右時(shí)，可采用覆蓋式結構設計光刻版圖，這樣就能盡可能增加發(fā)射區周長(cháng)，滿(mǎn)足電流要求，也能使電流分布更均勻。為此，本文給出了一種開(kāi)發(fā) T1P41／2C低頻大功率平面晶體管的設計方法。

1 TIP41C芯片的參數要求

　　TIP41C晶體管極限參數要求如下：

　　PC：集電極功率耗散(Tc=25℃)為65 W

　　BVCEO：集電極-發(fā)射極電壓為100 V

　　BVEBO：發(fā)射極-基極電壓為5 V

　　IC:集電極電流為6A

　　TlP41C的直流電參數如表1所列。

2 TIP41C的設計計算

　　對于以上設計要求，可通過(guò)理論計算來(lái)確定TIP41C晶體管各部分的雜質(zhì)濃度及結構尺寸。

2.1 集電結的結深和外延層電阻率的確定

　　若選取集電結結深xjc等于8μm，那么，根據BVCEO≥100 V，且，則有： ?？紤]到余量的充分性，可取BVCEO等于280 V為設計目標。假設基區表面雜質(zhì)濃度(硼擴)NSB為1018cm-3，而結深為8μm，那么，查表得出的外延層材料的雜質(zhì)濃度NC為2×1014cm- 3，相應的電阻率ρc為24 Ω?cm。所以，可取外延材料的電阻率為25±1Ω?cm。