疊柵MOSFETs的結構設計與研究

摘要：通過(guò)分析設計，提出了一種新型結構的疊柵MOSFET，它的柵電容是由兩個(gè)電容混聯(lián)組成，所以它有較小的柵電容和顯著(zhù)的抑制短溝道效應的作用。模擬軟件MEDICI仿真結果驗證了理論分析的預言，從而表明該結構可用作射頻領(lǐng)域。
關(guān)鍵詞：疊柵MOSFET；閾值電壓；柵氧化層電容；短溝道效應

0 引言
盡管微電子學(xué)在化合物和新元素半導體材料以及電路技術(shù)方面取得了很大的進(jìn)展，但是其材料的元件和集成電路還遠不具備成為主流技術(shù)的條件，到目前為止，還看不到能夠替代硅基微電子技術(shù)的新技術(shù)出現，至少在21世紀的前半葉，硅基CMOS工藝技術(shù)仍將是微電子的主流，因此研究新結構、新工藝的硅基CMOS器件還是當前提高集成電路的主要努力方向。近十年來(lái)在這些方面人們已取得了眾多的進(jìn)展，溝道工程、超淺結技術(shù)、柵工程技術(shù)把CMOS器件應用的范圍不斷的拓展，已經(jīng)開(kāi)發(fā)出了一系列新結構的MOSFET。
關(guān)于新型柵結構晶體管的理論研究可以追溯到1967年，與此同時(shí)人們也在對體硅MOSFET的特性進(jìn)行研究。從1980年以來(lái)，大量不同結構的體硅MOSFET被提出，并得到發(fā)展，如SOI MOSFET、雙柵MOSFET。
本文依據柵工程原理提出一種新型的疊柵結構MOSFET，下面分兩個(gè)部分來(lái)描述其結構及特性。首先描述了疊柵MOSFET的器件結構和它的優(yōu)點(diǎn)；接著(zhù)介紹了這種疊柵MOSFET的柵氧電容和閾值電壓隨溝長(cháng)L變化的情況，再通過(guò)模擬仿真驗證了理論分析。所得到的結果表明疊柵MOSFET有較小的柵電容和短溝道效應，而這兩個(gè)結果正是射頻電路樂(lè )于接受的。

1 器件結構
圖1是所提出的疊柵MOSFET的結構示意圖，該MOSFET可有多種接法。由圖1可見(jiàn)疊柵MOSFET的第一柵Gl和第二柵G2部分疊交，第一柵的制作材料用N+型多晶硅(功函數φG1=4．17eV)，第二柵則用功函數較高的P+多晶硅(功函φG2=5．25eV)。柵的接法有多種，這里將兩個(gè)柵都接同一個(gè)電壓，因此總柵電容是混聯(lián)。

這種結構存在很多優(yōu)點(diǎn)，傳統MOSFET中的電子一般以一個(gè)較低的初速度進(jìn)入溝道，在向漏端運動(dòng)的過(guò)程中慢慢加速，在漏端達到電子最大漂移速度，因此電子在漏端運動(dòng)很快，而在源端速度較低，器件速度主要受限于源端較低的電子運動(dòng)速度，它的場(chǎng)強分布不均勻。載流子在溝道區只有在近漏端才會(huì )受到很大的加速作用，這樣加速區域小，易在漏端形成熱載流子注入，同時(shí)在低漏壓情況下器件也會(huì )產(chǎn)生DIBL效應和短溝道效應。疊柵MOSFET溝道中的電場(chǎng)分布與普通MOS有所不同，在溝道中間處由于兩個(gè)柵突變界面的影響，溝道電場(chǎng)分布不均勻，其界面處電場(chǎng)有一個(gè)峰值，源端電子在這個(gè)峰值電場(chǎng)的加速下，呈現了較大的平均速度，同時(shí)電場(chǎng)分布更加均勻。這樣，溝道中電子的平均速度增大，提高了遷移率，使得其截止頻率和驅動(dòng)能力增加，加大了跨導gm。而且漏端的尖峰電場(chǎng)下降，降低了短溝道效應，減小了熱載流子注入，提高了擊穿電壓。
就柵電容而言，由于新結構柵是由兩個(gè)部分交疊的電容組成，柵電容屬于混連，其值小于單柵結構的柵電容，從而提高了功率增益和最高工作頻率。結構上的優(yōu)勢使得該器件跨導大、截止頻率高、短溝道效應小、I-V曲線(xiàn)平滑輸出電阻大，可用于射頻電路。本文將分析它的閾值電壓、柵本征電容的情況，其它特性另文介紹。