基于位線(xiàn)循環(huán)充電SRAM模式的自定時(shí)電路設計
加入技術(shù)交流群
為了使CRSRAM和雙模式自定時(shí)電路更有效地結合起來(lái)，對CRSRAM的基本結構做了三個(gè)主要的改變。
(1)傳統CRSRAM結構中，位線(xiàn)電壓在每次讀操作之前都要被預充到VDD。這樣有兩個(gè)缺點(diǎn)：一是增加了額外的讀寫(xiě)操作轉換的控制電路，以及將位線(xiàn)電壓預充到不同電壓的電路。二是預充電到VDD增加了額外的位線(xiàn)擺幅。如果讀寫(xiě)操作交替出現的話(huà)，那么預充電會(huì )消耗很大的功耗。
這里設計的電路結構中，不論讀操作還是寫(xiě)操作都是以同樣的位線(xiàn)電壓開(kāi)始的。這樣做會(huì )導致在讀操作中，從存儲單元到位線(xiàn)的充放電電流會(huì )使位線(xiàn)上的電壓出現浮動(dòng)，位線(xiàn)上的電荷會(huì )有無(wú)法完全預計的損失或增加，由于沒(méi)有了預充電電路，位線(xiàn)的電荷不可完全預計的變化會(huì )對電路的讀寫(xiě)能力產(chǎn)生影響。但是，由于位線(xiàn)的電容負載較大，而存儲管的驅動(dòng)能力較小，所以讀操作對位線(xiàn)的電荷的影響不會(huì )使電路功能出現問(wèn)題。
(2)為了使控制電路變得簡(jiǎn)潔，把求值模式放在平衡模式的前面。這樣，時(shí)序控制時(shí)只要控制求值模式的時(shí)間長(cháng)度，而將時(shí)鐘周期的剩余時(shí)間直接作為平衡模式的時(shí)間長(cháng)度。因為，平衡模式與求值模式不同，過(guò)長(cháng)的平衡模式時(shí)間不會(huì )增加額外的功耗。
(3)由于寫(xiě)入時(shí)CRSRAM的位線(xiàn)電壓是小擺幅，所以為了確保寫(xiě)入操作的正確和提高寫(xiě)入的速度，用7管結構的存儲單元代替傳統的6管單元結構的存儲單元。7管結構的存儲單元的結構如圖2所示。其工作原理：每次在讀操作中，先是QE=1，將存儲單元的存儲數據消掉，再將Q0和Q1的點(diǎn)位拉到同一值。這樣，小的位線(xiàn)電壓擺幅可以順利寫(xiě)入。
如圖2所示，DMST CRSRAM的時(shí)序控制電路包括四個(gè)部分：復制陣列、雙模式電壓監測器(DMVD)、時(shí)序控制單元(TCU)和QE信號產(chǎn)生電路(QEG)。
在復制列上，原本的Exchanger被化簡(jiǎn)成DIN均為1時(shí)的情況，而且復制列上所有的虛擬存儲管的Q0被強制為0，Q1被強制為1。所以在求值模式中，DBL的電壓被上拉，而DBLB的電壓被下拉。那么Q0的邏輯0會(huì )提供給DBL一個(gè)下拉電流，以減緩其電壓的上升，同樣Q1的邏輯1會(huì )提供給DBLB一個(gè)上拉電流，以減緩其電壓的下降。所以，這樣就在虛擬位線(xiàn)上模擬了位線(xiàn)電壓在最慢情況下的變化過(guò)程，即可以確保真實(shí)位線(xiàn)上的電壓在DMVD觸發(fā)前就已經(jīng)達到了操作所需的電壓值。
DMVD由兩個(gè)參考電壓不同的比較器以及由讀寫(xiě)使能信號WEN控制的兩個(gè)傳輸管組成。靈敏放大器用來(lái)監測DBL和DBLB上的電壓差，一旦達到了預定的參考電壓值便被觸發(fā)，而WEN控制的傳輸管負載分別在讀周期和寫(xiě)周期，使其對應的靈敏放大器被觸發(fā)后，其輸出作為信號P輸入到時(shí)序控制單元TCU。
TCU本質(zhì)是一個(gè)異步電平觸發(fā)電路，其工作情況如下：當CLK上升沿到來(lái)后，GTC也隨之上升；而當P信號上升沿到來(lái)，GTC信號則回落到低電平。GTCN為GTC的反向信號。QE信號產(chǎn)生電路(QEG)，當只有CLK上升沿時(shí)，由于延時(shí)單元的作用，QEN信號為高電平，脈寬為延時(shí)時(shí)間。而WEN控制QEN信號只有在WEN=1時(shí)(寫(xiě)周期)才輸出QE信號。接下來(lái)，可以利用GTC和GTCN去控制整個(gè)電路。其中，A[i]代表行譯碼；A[j]代表列譯碼。在寫(xiě)周期之中，CLK上升輸入到TCU之中，GTC變?yōu)楦唠娖?，同時(shí)GTCN變?yōu)榈碗娖?；隨后EQ變?yōu)榈碗娖?，平衡模式結束。對于列選中的位線(xiàn)，EV和WL變?yōu)楦唠娖?，進(jìn)入求值模式。寫(xiě)周期EV信號也作用在虛擬位線(xiàn)上，使其產(chǎn)生電壓差，當虛擬位線(xiàn)上的電壓差到達足以寫(xiě)入數據時(shí)，DMVD被觸發(fā)產(chǎn)生P信號，P信號輸入到TCU之中，使GTC再次變?yōu)榈碗娖?，GTCN變回高電平；隨即，EV和WL變?yōu)榈碗娖?，EQ變回高電平，電路從求值模式轉變?yōu)槠胶饽Ｊ?。在平衡模式中，所有的位線(xiàn)包括虛擬位線(xiàn)的電壓都被充放電回到初始值。這次寫(xiě)操作結束，電路對下一次的操作做好準備。
在讀操作中，這個(gè)過(guò)程是類(lèi)似的。CLK上升輸入到TCU之中，GTC變?yōu)楦唠娖?，同時(shí)GTCN變?yōu)榈碗娖?；隨后EQ變?yōu)榈碗娖?，平衡模式結束。不同的是，讀周期中，EV信號一直為低電平，所以只有WL上升到高電平，才進(jìn)入求值模式。此時(shí)，DWL信號也上升到高電平，使虛擬存儲單元下拉DBL上的電壓，當DBL上的電壓足夠低時(shí)，DMVD被觸發(fā)產(chǎn)生P信號，信號輸入到TCU中，使GTC再次變?yōu)榈碗娖?，GTCN變回高電平；隨后，D-WL和WL變?yōu)榈碗娖?，EQ變回高電平，電路從求值模式轉變?yōu)槠胶饽Ｊ?。在平衡模式中，所有的位線(xiàn)包括虛擬位線(xiàn)的電壓都被充放電回到初始值。這次讀操作結束，電路對下一次的操作做好準備。
3 結語(yǔ)
雙模式自定時(shí)技術(shù)分別針對讀寫(xiě)周期產(chǎn)生不同的時(shí)序信號，并借此來(lái)改善SRAM的時(shí)鐘周期和功耗。雙模式自定時(shí)技術(shù)考慮了位線(xiàn)上的寄生電容和電阻，存儲單元不同的寫(xiě)入響應時(shí)間，以及依賴(lài)于存儲數據的位線(xiàn)的漏電流。仿真結果說(shuō)明，這種雙模式自定時(shí)技術(shù)使時(shí)鐘周期降低了16％～30．7％，寫(xiě)入功耗降低了15％～22．7％。本文引用地址：http://dyxdggzs.com/article/180310.htm
評論