高速電路傳輸線(xiàn)效應和信號完整性問(wèn)題分析

5 電磁輻射

EMI(Electro-Magnetic Interference)即電磁干擾，產(chǎn)生的問(wèn)題包含過(guò)量的電磁輻射及對電磁輻射的敏感性?xún)煞矫?。EMI表現為當數字系統加電運行時(shí)，會(huì )對周?chē)h(huán)境輻射電磁波，從而干擾周?chē)h(huán)境中電子設備的正常工作。它產(chǎn)生的主要原因是電路工作頻率太高以及布局布線(xiàn)不合理。目前已有進(jìn)行 EMI仿真的軟件工具，但EMI仿真器都很昂貴，仿真參數和邊界條件設置又很困難，這將直接影響仿真結果的準確性和實(shí)用性。最通常的做法是將控制EMI的各項設計規則應用在設計的每一環(huán)節，實(shí)現在設計各環(huán)節上的規則驅動(dòng)和控制。

避免傳輸線(xiàn)效應的方法

針對上述傳輸線(xiàn)問(wèn)題所引入的影響，我們從以下幾方面談?wù)効刂七@些影響的方法。

1 嚴格控制關(guān)鍵網(wǎng)線(xiàn)的走線(xiàn)長(cháng)度

如果設計中有高速跳變的邊沿，就必須考慮到在PCB板上存在傳輸線(xiàn)效應的問(wèn)題?，F在普遍使用的很高時(shí)鐘頻率的快速集成電路芯片更是存在這樣的問(wèn)題。解決這個(gè)問(wèn)題有一些基本原則：如果采用CMOS或TTL電路進(jìn)行設計，工作頻率小于10MHz，布線(xiàn)長(cháng)度應不大于7英寸。工作頻率在50MHz布線(xiàn)長(cháng)度應不大于1.5英寸。如果工作頻率達到或超過(guò)75MHz布線(xiàn)長(cháng)度應在1英寸。對于GaAs芯片最大的布線(xiàn)長(cháng)度應為0.3英寸。如果超過(guò)這個(gè)標準，就要通過(guò)軟件仿真來(lái)定位走線(xiàn).走線(xiàn)的精確長(cháng)度需物理軟件(如:PADS等)控制.

2 合理規劃走線(xiàn)的拓撲結構

解決傳輸線(xiàn)效應的另一個(gè)方法是選擇正確的布線(xiàn)路徑和終端拓撲結構。當使用高速邏輯器件時(shí)，除非走線(xiàn)分支長(cháng)度保持很短，否則邊沿快速變化的信號將被信號主干走線(xiàn)上的分支走線(xiàn)所扭曲。通常情形下，PCB走線(xiàn)采用兩種基本拓撲結構，即菊花鏈(Daisy Chain)布線(xiàn)和星形(Star)分布。

對于菊花鏈布線(xiàn)，布線(xiàn)從驅動(dòng)端開(kāi)始，依次到達各接收端。如果使用串聯(lián)電阻來(lái)改變信號特性，串聯(lián)電阻的位置應該緊靠驅動(dòng)端。在控制走線(xiàn)的高次諧波干擾方面，菊花鏈走線(xiàn)效果最好。但這種走線(xiàn)方式布通率最低，不容易100%布通。實(shí)際設計中，我們是使菊花鏈布線(xiàn)中分支長(cháng)度盡可能短，安全的長(cháng)度值應該是：Stub Delay = Trt *0.1

星形拓撲結構可以有效的避免時(shí)鐘信號的不同步問(wèn)題，但在密度很高的PCB板上手工完成布線(xiàn)十分困難。采用自動(dòng)布線(xiàn)器是完成星型布線(xiàn)的最好的方法。每條分支上都需要終端電阻。終端電阻的阻值應和連線(xiàn)的特征阻抗相匹配。這可通過(guò)軟件仿真計算，得到特征阻抗值和終端匹配電阻值。