MOS管短溝道效應及其行為建模

1　引　言

　　目前,實(shí)現微電路最常用的技術(shù)是使用MOS晶體管。隨著(zhù)科學(xué)技術(shù)的發(fā)展,集成電路的集成密度不斷地在提高,MOS晶體管器件的尺寸也逐年縮小, 當MOS管的溝道長(cháng)度小到一定值之后,出現的短溝道效應將對器件的特性產(chǎn)生影響,使其偏離傳統長(cháng)溝道MOS管的特性

　　VHDL2AMS(Analog andMixed Signal)是一種高層次的混合信號硬件描述語(yǔ)言,它不僅支持對模擬系統的建模和仿真,而且支持對離散系統及數字模擬混合系統的建模和仿真。它對電路系統的描述既可以采用結構描述,也可以采用行為描述,即只需要描述模型的行為,而不需要聲明模型是如何實(shí)現的。

　　2　工作原理

　　當MOS管溝道縮短到一定程度,就會(huì )出現短溝道效應,其主要表現在MOS管溝道中的載流子出現速度飽和現象。在MOS管溝道較長(cháng)、電場(chǎng)較小的情況下,載流子的速度正比于電場(chǎng),即載流子的遷移率是個(gè)常數。然而在溝道電場(chǎng)強度很高情況下,載流子的速度將由于散射效應而趨于飽和。載流子速度v與電場(chǎng)的關(guān)系可用以下關(guān)系式來(lái)近似:

　　其中μn 是遷移率, E是溝道水平方向的電場(chǎng), Ec是速度飽和發(fā)生時(shí)的臨界電場(chǎng)。溝道水平方向的電場(chǎng)取決于UDS /L,對于短溝道MOS管,由于溝道長(cháng)度L 比長(cháng)溝道MOS管小得多,因此水平方向的電場(chǎng)也相應大得多,隨著(zhù)漏源電壓UDS的增加,很快就可以達到飽和點(diǎn)。因此在分析MOS管特性時(shí),考慮到速度飽和效應,就不能沿用傳統長(cháng)溝道MOS管的電流、電壓關(guān)系式,需要對其加以修正。

　　在線(xiàn)性區,漏極電流的公式原來(lái)為

　　其中ID 為漏極電流, kp 為跨導系數,W 為溝道寬度, L 為溝道長(cháng)度, UT 為閾值電壓, UGS和UDS分別是柵極電壓和漏極電壓。

　　對于短溝道MOS管,應該修正為

　　其中, K (UDS ) 因子考慮了速度飽和的因素。K(U)定義為:

　　UDS /L 可以理解為溝道中水平方向的平均電場(chǎng),對于長(cháng)溝道MOS管,由于L 較大, UDS /L 比Ec 小得多,因此K (UDS ) 接近于1, 而對于短溝道MOS 管,K (UDS )通常小于1,因此產(chǎn)生的漏極電流要比通常電流公式計算的值要小。在飽和區,漏極電流的公式原來(lái)為

　　其中, K (UGS - UT )因子考慮了速度飽和的因素。在(UGS - UT ) /LEc 比1大得多的情況下, ID 與(UGS -UT )不再是長(cháng)溝道MOS管中的平方關(guān)系,而接近于線(xiàn)性關(guān)系。