Tensilica全球發(fā)布Xtensa LX2和Xtensa 7可配置處理器內核

　Tensilica推出Xtensa®可配置處理器內核第七代產(chǎn)品 – Xtensa LX2和Xtensa 7。兩款處理器內核在結構上進(jìn)行了多項改進(jìn)，并且是第一批內建高速糾錯ECC（Error Correcting Code）功能的可授權可配置處理器內核。ECC功能針對諸如存儲、網(wǎng)絡(luò )、汽車(chē)電子和事務(wù)處理等應用非常重要。Tensilica新一代處理器內核繼續保持著(zhù)最低功耗，最高性能的市場(chǎng)地位，鞏固了Tensilica在可配置處理器內核技術(shù)的領(lǐng)導地位。兩款內核現均已現貨發(fā)售。 


　　業(yè)界最低功耗、最高性能 

與傳統固定架構的內核相比，Xtensa 7和Xtensa LX2處理器兩款內核的基本Xtensa指令集架構提供了業(yè)界最低的功耗和最高的性能。由于兩款內核均完全可配置，設計工程師可采用Tensilica專(zhuān)利的自動(dòng)處理器生成器向基本處理器添加專(zhuān)用指令。與其它相競爭的處理器可提供的性能相比，能夠對處理器配置擴展是很重要的。例如，一款不帶高速緩存，沒(méi)有設計工程師定義的指令擴展的Xtensa 7最小配置內核跟ARM7TDMI內核的配置大約相當，但具有更好的性能和低的功耗。

 

基于Xtensa  LX2架構的一款高性能處理器配置方案（Diamond 570T）的面積和功耗小于A(yíng)RM 1136J-S的一半。注：這并不是基本Xtensa LX處理器內核，而是基于Xtensa LX2架構配置得到的一款實(shí)用的高性能的通用CPU內核。 


　　功耗降低百分之三十 

　　改進(jìn)后的Xtensa 7和Xtensa LX2處理器內核降低了近30%功耗（內核加上存儲器），其中關(guān)鍵因素包括： 可分別配置主系統存儲器接口、本地數據存儲器接口和指令存儲器接口等諸項接口的寬度減少數據存儲器使能和存取的執行判斷，令數據高速緩存器和緊耦合的本地數據存儲器在長(cháng)時(shí)間不使用情況下處于斷電狀態(tài)。一個(gè)可選的更寬的取指令緩沖區可使指令讀取的時(shí)間和由這些讀取指令周期帶來(lái)的功耗，降低最多75%，具體節電結果視代碼長(cháng)度而定。   

　　同時(shí)，Tensilica設計的電源關(guān)電模式，包括外部的控制調試端口和片上調試模塊的關(guān)電，降低了整個(gè)系統的功耗。 


　　新ECC功能選項 

　　Tensilica引入兩個(gè)選項以檢測和/或糾正隨著(zhù)硅工藝的尺寸縮小而增加的存儲器錯誤。Tensilica的可配置Xtensa處理器內核的設計工程師現在能夠在全部本地緊耦合的存儲器中選擇校奇偶驗位或者ECC保護。當在高速數據緩存陣列、高速緩存標記陣列或者本地存儲器（指令和/或數據存儲器）中檢測到一個(gè)單比特軟錯誤時(shí)，奇偶校驗位產(chǎn)生一個(gè)異常。ECC檢測并糾正單比特錯誤和檢測雙比特錯誤。Tensilica公司是第一家內建高速ECC糾錯能力的處理器架構的IP公司。糾錯在諸如存儲器和網(wǎng)絡(luò )應用等非常關(guān)注可靠性和精確性的關(guān)鍵應用中極為重要， 比如在汽車(chē)應用中將用以滿(mǎn)足無(wú)差錯汽車(chē)安全標準的要求。 


　　Rowen博士進(jìn)一步表示，“隨著(zhù)工藝尺寸的縮小，更小的Cell電容和更低的電壓導致軟存儲器錯誤的增加。因此，處理器能夠檢測并糾正軟存儲器錯誤越來(lái)越重要。這正是Tensilica公司在所有新一代Xtensa內核中添加內建高速ECC糾錯功能選項的重要原因?！?nbsp;


       其它部分新增功能 

      Tensilica公司新增多項應用于Xtensa 7和Xtensa LX2處理器內核的功能： 

　　1)      新增處理器接口PIF（Processor Interface）設計工程師選項可用來(lái)控制緩沖區（令其更?。┻M(jìn)行微調和降低SoC設計中非影響性能的關(guān)鍵路徑的功耗。 

　　2)      可以同時(shí)配置一個(gè)快速本地指令和數據存儲器的寬接口和一個(gè)系統總線(xiàn)的窄系統接口的選項，使得系統接口和總線(xiàn)設計在降低設計復雜度、減少面積和功耗的同時(shí)還可以快速地以高帶寬訪(fǎng)問(wèn)本地存儲器。 

　　3)      TIE（Tensilica指令擴展）語(yǔ)言基礎架構已經(jīng)改進(jìn)為大型開(kāi)發(fā)團隊和公司共享已有的TIE指令模塊庫提供了更好的機制，可以對多個(gè)TIE文件進(jìn)行操作。 


Tensilica公司同時(shí)新增支持Xtensa LX處理器內核的高級功能： 

　　1)      新TIE指令查找表端口功能，使得創(chuàng )新存儲器的接口的功能超出了已有的做為本地指令和數據存儲器接口的功能。與這些設計工程師定義的新的TIE指令查找表端口相連的存儲器可直接通過(guò)處理器的數據通路來(lái)進(jìn)行讀寫(xiě)而無(wú)需采用load和store指令。視頻系統的設計工程師可將一個(gè)TIE指令查找表端口與一個(gè)存儲視頻幀數據的本地緩沖區相連。視頻幀數據被外部硬件填充或再填充到處理器數據處理通路中，而無(wú)需采用功耗很大的DMA（直接內存存?。?。網(wǎng)絡(luò )設計工程師可將TIE指令查找表端口跟更大的查找表相連，從而能夠被處理器快速訪(fǎng)問(wèn)。 
　　2)      一個(gè)可選的連接方法是一個(gè)cross bar功能，它可將屬于兩個(gè)bank的單端口的本地數據RAM和配置有2個(gè) load/store端口的Xtensa LX2處理器內核相連接。通過(guò)這種方式，當這些操作針對相反的bank時(shí)，處理器可在每個(gè)時(shí)鐘周期維持2個(gè)load/store操作。因此，當采用Xtensa LX2作為帶2個(gè)load/store端口的XY型DSP架構時(shí)，系統設計被極大地簡(jiǎn)化了。 

　　3)      存儲器管理單元（MMU）支

持所有的配置，甚至是7級流水線(xiàn)和Tensilica公司獲有專(zhuān)利權的FLIX™(可變長(cháng)度指令擴展)技術(shù)，從而可支持多發(fā)射指令的高性能CPU配置。MMU是可運行Linux操作系統必需的，目前的Linux系統支持來(lái)自Tensilica的合作伙伴Monta Vista公司。采用FLIX的帶MMU功能的Xtensa LX2處理器內核非常適合高性能的、需要運行復雜協(xié)議棧的網(wǎng)絡(luò )應用，以及作為移動(dòng)和手持應用中的高端處理器。 （注：MMU在Xtensa 7中也是一個(gè)選項。） 

       新型Xtensa 7 處理器內核 

       第七代Xtensa可配置處理器內核經(jīng)過(guò)優(yōu)化適合低功耗應用，對控制和DSP（數字信號處理）操作都是理想的選擇。Xtensa 32位比特架構有5級流水線(xiàn)、32比特ALU（算術(shù)邏輯單元）、高達64個(gè)通用物理寄存器、6個(gè)專(zhuān)用寄存器和80條基本指令（包括改進(jìn)的16比特和24比特RISC指令編碼，及可最大化代碼密度的無(wú)模式切換）。在90nm GT工藝下，以針對速度優(yōu)化的網(wǎng)表，最差的運行環(huán)境，時(shí)鐘速度可達600MHz。在130nm LV工藝下，以針對面積優(yōu)化的網(wǎng)表，典型的運行環(huán)境，一個(gè)最小配置（20,000門(mén)）內核的功耗為0.038mW/MHz，而在90nm GT工藝下，以針對面積優(yōu)化的網(wǎng)表，典型的運行環(huán)境，功耗為0.048mW/MHz。 


       新型Xtensa LX2處理器內核 

       Tensilica公司Xtensa LX2處理器內核包括了Xtensa 7中的全部功能和3項其他不具備的功能： 

　　1)      更加快速的數據輸入和輸出（I/O），。包括一個(gè)增加第二個(gè)load/store單元選項和向處理器執行單元中添加設計工程師定義的GPIO（通用輸入/輸出目的）TIE指令端口和FIFO（先入先出）隊列以進(jìn)行直接數據存取這一Tensilica公司突破性的技術(shù)能力。TIE指令端口和隊列全都不需要通過(guò)總線(xiàn)， 因此無(wú)需多條load/store運算來(lái)處理數據。 

　　2)      Tensilica公司創(chuàng )新的FLIX技術(shù)可以令創(chuàng )造出來(lái)的處理器配置在每個(gè)周期以一種VLIW處理器的方式發(fā)射多條指令。Xtensa C/C++編譯器（XCC）從C/C++代碼中自動(dòng)地抽取指令層和循環(huán)層中的并行運算，并將其打包進(jìn)FLIX指令集中。這些多發(fā)射的FLIX指令可以是32位比特寬或者64位比特寬，并可與基本16位比特和24位比特的指令進(jìn)行無(wú)模式混合。通過(guò)將多條指令封裝進(jìn)一個(gè)寬32位或者64位的指令字，設計工程師能夠在嵌入式應用中加速更多的應用性能瓶頸。 

　　3)      Xtensa LX2與帶有7級高性能流水線(xiàn)選項的Xtensa 7擁有相同的指令集。Xtensa LX的7級流水線(xiàn)版本在90nm GT 工藝下，以針對速度優(yōu)化的網(wǎng)表，最差的運行條件能夠超過(guò)650MHz。在130nm LV工藝下，以面積優(yōu)化的網(wǎng)表，典型的運行環(huán)境，一個(gè)最小配置（20,000門(mén)）的功耗為0.038mW/MHz，而在90nm GT工藝下，以面積優(yōu)化的網(wǎng)表，典型的運行環(huán)境，功耗為0.048nW/MHz。 

　　廣泛的合作伙伴基礎 

　　Tensilica公司處理器內核的可配置能力從未危及根本的基本Xtensa指令集，所以確保了一個(gè)第三方合作伙伴應用軟件和開(kāi)發(fā)工具的強大的生態(tài)系統的有效性。所有Xtensa處理器可能的配置經(jīng)常與主要的操作系統、調試工具和ICE解決方案相兼容；并且常伴有一套自動(dòng)生成的、完整的軟件開(kāi)發(fā)工具鏈，包括一個(gè)基于ECLIPSE框架的高級集成開(kāi)發(fā)環(huán)境、一個(gè)世界級的編譯器、一個(gè)周期精確（cycle-accurate）并兼容SystemC的指令集仿真器、以及完整的工業(yè)標準的GNU工具鏈。 


　　可配置、可擴展的Xtensa架構 

　　Xtensa處理器擁有300多項獨立的配置選項，設計工程師可根據不同的應用選擇恰當的功能進(jìn)行組合。這些選項包括：乘法器、浮點(diǎn)運算單元、一個(gè)音頻處理器、一個(gè)基本DSP引擎或一個(gè)3路VLIW（超長(cháng)指令字）SIMD(單指令多數據)DSP引擎、處理器總線(xiàn)接口、MMU、32個(gè)中斷、優(yōu)化的EDA腳本和操作系統支持等等更多的選項。 


　　為提高2～100倍甚至更高的性能，

設計工程師可采用TIE語(yǔ)言增加專(zhuān)用指令，或者用Tensilica公司的XPRES (Xtensa 處理器擴展綜合)編譯器自動(dòng)評估C/C++算法，從而自動(dòng)開(kāi)發(fā)出優(yōu)化的TIE指令以加速算法。TIE語(yǔ)言能夠描述一條完整的新路徑以節省面積和功耗，新路徑包括的要素如：新寄存器、寄存器文件、多周期執行單元、設計工程師定義的 GPIO和FIFO接口、SIMD執行單元、一條VLIW數據路徑和自定義的多種數據類(lèi)型，例如面向音頻應用的24位數據，面向安全處理的56位數據，或者面向包處理的256位數據。TIE指令編譯器讀入這條新路徑的描述和新指令，然后更新整個(gè)編譯器工具鏈（編譯器、調試器、分析器等等）、指令集模擬器和系統模型。它同時(shí)向處理器硬件中插入優(yōu)化的門(mén)控時(shí)鐘的執行單元、寄存器、寄存器文件、控制邏輯、旁路邏輯等等。這些操作都是自動(dòng)執行的，并且Tensilica公司保證其正確性。 

　　采用Xtensa 處理器內核取代硬邏輯模塊 

　　Tensilica公司的Xtensa處理器內核經(jīng)常因為多種原因被用于取代特定的硬連線(xiàn)RTL(寄存器傳輸級)模塊。首先，因為它是可編程的，Xtensa處理器可提供的靈活性是基于純RTL有限狀態(tài)機設計無(wú)法提供的；第二，流片后算法問(wèn)題的修復可通過(guò)軟件更新來(lái)實(shí)現，可顯著(zhù)減少反復流片的風(fēng)險；第三，與RTL設計相比，Xtensa處理器內核可降低整個(gè)SoC設計和驗證的時(shí)間；第四，通常Xtensa處理器內核可以比用RTL實(shí)現更低的功耗，因為Xtensa處理器生成器可即時(shí)自動(dòng)進(jìn)行流水線(xiàn)操作分析和插入門(mén)控時(shí)鐘，而用RTL設計來(lái)手動(dòng)進(jìn)行如此操作一般來(lái)說(shuō)不可能；第五，因為Xtensa處理器內核可以繞過(guò)總線(xiàn)，采用GPIO TIE指令端口和FIFO TIE指令隊列直接進(jìn)行數據傳輸，所以它傳輸和操作數據的速度和效率能夠跟RTL模塊一樣。